<strike id="suyqi"></strike>
詳細(xì)論述FPGA在軟件無(wú)線(xiàn)電技術(shù)實(shí)現(xiàn)系統(tǒng)中的應(yīng)用
標(biāo)簽： FPGA 軟件無(wú)線(xiàn)電 技術(shù)實(shí)現(xiàn) 中的應(yīng)用
上傳時(shí)間： 2013-09-02
上傳用戶(hù)：wsf950131
本論文主要論述JPEG2000中嵌入式塊編碼的FPGA設(shè)計(jì)，非常有參考價(jià)值
標(biāo)簽： JPEG 2000 FPGA 嵌入式
上傳時(shí)間： 2013-09-03
上傳用戶(hù)：liuwei6419
FPGA設(shè)計(jì)中關(guān)鍵問(wèn)題的研究
標(biāo)簽： FPGA
上傳時(shí)間： 2013-09-04
上傳用戶(hù)：wd450412225
第一章 在Allegro 中準(zhǔn)備好進(jìn)行SI 仿真的PCB 板圖
標(biāo)簽： Allegro PCB 仿真
上傳用戶(hù)：戀天使569
大型設(shè)計(jì)中FPGA的多時(shí)鐘設(shè)計(jì)策略,很詳細(xì)的描述了在FPGA設(shè)計(jì)中時(shí)鐘設(shè)計(jì)的方法
標(biāo)簽： FPGA 大型 多時(shí)鐘 策略
上傳用戶(hù)：妄想演繹師
在EDA中，基于數(shù)字頻率合成器的FPGA實(shí)現(xiàn)
標(biāo)簽： FPGA EDA 數(shù)字頻率合成器
上傳用戶(hù)：hanli8870
Allegro中網(wǎng)絡(luò)表的導(dǎo)入以及回編到Capture中的一些注意事項(xiàng)
標(biāo)簽： Allegro Capture 網(wǎng)絡(luò)表 注意事項(xiàng)
上傳用戶(hù)：hulee
cadence layout中快捷鍵的歸納總結(jié)，希望能對(duì)大家有點(diǎn)用
標(biāo)簽： cadence layout 快捷鍵 納
上傳時(shí)間： 2013-09-05
上傳用戶(hù)：zhangxin
說(shuō)明如何在FPGA中實(shí)現(xiàn)FFT
標(biāo)簽： FPGA FFT
上傳用戶(hù)：13686209316
該工程文件實(shí)現(xiàn)ARM系統(tǒng)中CPLD的邏輯工作，起到外圍資源的邏輯地址譯碼功能
標(biāo)簽： CPLD ARM 工程
上傳用戶(hù)：zcs023047
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
