處理3x3中值濾波，代碼分模塊，很好的硬件實現(xiàn)方法。
標(biāo)簽： verilog 3x3 中值濾波
上傳時間： 2013-07-23
上傳用戶：nunnzhy
影響FPGA設(shè)計中時鐘因素的探討,能幫組FPGA的設(shè)計
標(biāo)簽： FPGA 時鐘
上傳時間： 2013-08-05
上傳用戶：wkxiian
講解了在FPGA中時序設(shè)計時應(yīng)該注意的問題，并分享了設(shè)計經(jīng)驗
標(biāo)簽： FPGA 時序設(shè)計
上傳時間： 2013-08-06
上傳用戶：竺羽翎2222
基于FPGA的神經(jīng)網(wǎng)絡(luò)硬件實現(xiàn)中的關(guān)鍵問題研究，適合用fpga研究神經(jīng)網(wǎng)絡(luò)的工程人員參考
標(biāo)簽： FPGA 神經(jīng)網(wǎng)絡(luò) 硬件實現(xiàn)
上傳時間： 2013-08-07
上傳用戶：13215175592
FPGA在軟件無線電中的應(yīng)用 FPGA in the Software Radio
標(biāo)簽： FPGA 軟件無線電 中的應(yīng)用
上傳用戶：shanxiliuxu
本應(yīng)用指南講述 Spartan-3E 系列中的串行外設(shè)接口 (SPI) 配置模式。SPI 配置模式拓寬了SpartanTM-3E 設(shè)計人員可以使用的配置解決方案。SPI Flash 存儲器件引腳少、封裝外形小而且貨源廣泛。本指南討論用 SPI Flash 存儲器件配置 Spartan-3E FPGA 所需的連接
標(biāo)簽： Spartan SPI 串行 外設(shè)接口
上傳時間： 2013-08-08
上傳用戶：helmos
Matlabsimulink 在FPGA 設(shè)計中的應(yīng)用
標(biāo)簽： Matlabsimulink FPGA 中的應(yīng)用
上傳用戶：w50403
cpld 在實際設(shè)計中的應(yīng)用。以及開發(fā)際例。
標(biāo)簽： cpld 中的應(yīng)用 開發(fā)實例
上傳用戶：sdq_123
Proteus仿真軟件在單片機設(shè)計中的應(yīng)用。
標(biāo)簽： Proteus 仿真軟件 中的應(yīng)用 單片機設(shè)計
上傳時間： 2013-08-09
上傳用戶：hsfei8
FPGA中雙向端口IO的研究FPGA中雙向端口IO的研究.
標(biāo)簽： FPGA 雙向端口
上傳用戶：fdfadfs
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
