隨著對高處理能力、網(wǎng)絡(luò)通信、實時多任務(wù),超低功耗這些需求的增長,傳統(tǒng)8位處理器已經(jīng)不能滿足新產(chǎn)品的要求了,高端嵌入式處理器已經(jīng)得到了普遍的重視和應(yīng)用.ARM是目前嵌入式領(lǐng)域應(yīng)用最廣泛的RISC微處理器結(jié)構(gòu),該文研究了基于ARM處理器的嵌入式系統(tǒng)的開發(fā),介紹了利用一款A(yù)RM微處理器和FPGA設(shè)計的四路E1中繼板卡的硬件結(jié)構(gòu)和工作原理,并在這個硬件平臺上進(jìn)行軟件開發(fā)的過程.該四路E1收發(fā)器能夠提供四條E1鏈路,把帶寬從2Mbps提高到8Mbps,能夠同時負(fù)載120個用戶的通信,解決了數(shù)字環(huán)路系統(tǒng)中卡槽數(shù)目限制的問題.目前,建立在G. 703基礎(chǔ)上的El接口在分組網(wǎng)、幀中繼網(wǎng)、GSM移動基站及軍事通信中得到廣泛的應(yīng)用,傳送語音信號、數(shù)據(jù)、圖像等業(yè)務(wù).文中首先分析了當(dāng)前數(shù)字環(huán)路系統(tǒng)的發(fā)展現(xiàn)狀和趨勢,隨著網(wǎng)絡(luò)通信的用戶數(shù)目及信息量的猛增,拓寬數(shù)據(jù)傳輸?shù)耐ǖ朗且豁椦芯繜狳c,這是開發(fā)四路E1收發(fā)器的一個目的.接著敘述了數(shù)字環(huán)路系統(tǒng)的結(jié)構(gòu)和工作原理,即四路E1收發(fā)器的應(yīng)用環(huán)境,著重介紹了四路E1板卡在整個系統(tǒng)中所扮演的角色和嵌入式處理器ARM的體系結(jié)構(gòu)和特點,鑒于數(shù)據(jù)傳輸中對時鐘的要求比較嚴(yán)格,該文還介紹了FPGA技術(shù),應(yīng)用它主要是為系統(tǒng)提供各個精確的時鐘.然后,在分析了四路E1收發(fā)器的工作原理和比較了各類處理器特點的基礎(chǔ)上,提出了四路E1收發(fā)器的硬件設(shè)計,分別介紹了時鐘模塊、系統(tǒng)接口電路、存儲系統(tǒng)模塊、四通道E1合成器模塊、CPU模塊以及時隙交換模塊.接著,在研究分析了G.703和G.704等通信協(xié)議后,再根據(jù)系統(tǒng)要求提出了四路E1收發(fā)器的軟件設(shè)計.先介紹了實時操作系統(tǒng)RTXC,詳細(xì)闡述了ARM處理器啟動代碼程序的設(shè)計,然后給出了在此操作系統(tǒng)下軟件設(shè)計的整體結(jié)構(gòu),分四個任務(wù)分別闡述此軟件功能,其中詳細(xì)介紹了信令處理模塊、接口中斷處理模塊、系統(tǒng)運行監(jiān)測模塊和RC消息LC消息處理模塊.最后介紹了軟件和硬件的調(diào)試方法以及設(shè)計過程中的調(diào)試開發(fā)過程,整個系統(tǒng)設(shè)計完成后,經(jīng)過反復(fù)調(diào)試、測驗已達(dá)到了預(yù)期的效果,現(xiàn)正投入使用中.
標(biāo)簽：
FPGA
ARM
處理器
中的應(yīng)用
上傳時間：
2013-04-24
上傳用戶：夢雨軒膂
數(shù)字信號處理是信息科學(xué)中近幾十年來發(fā)展最為迅速的學(xué)科之一.目前,數(shù)字信號處理廣泛應(yīng)用于通信、雷達(dá)、聲納、語音與圖像處理等領(lǐng)域.而數(shù)字信號處理算法的硬件實現(xiàn)一般來講有三種方式:用于通用目的的可編程DSP芯片;用于特定目的的固定功能DSP芯片組和ASIC;可以由用戶編程的FPGA芯片.隨著微電子技術(shù)的發(fā)展,采用現(xiàn)場可編程門陣列FPGA進(jìn)行數(shù)字信號處理得到了飛速發(fā)展,FPGA正在越來越多地代替ASIC和PDSP用作前端數(shù)字信號處理的運算.該文主要探討了基于FPGA數(shù)字信號處理的實現(xiàn).首先詳細(xì)闡述了數(shù)字信號處理的理論基礎(chǔ),重點討論了離散傅立葉變換算法原理,由于快速傅立葉變換算法在實際中得到了廣泛的應(yīng)用,該文給出了基-2FFT算法原理、討論了按時間抽取FFT算法的特點.該論文對硬件描述語言的描述方法和風(fēng)格做了一定的探討,介紹了硬件描述語言的開發(fā)環(huán)境MAXPLUSII.在此基礎(chǔ)上,該論文詳細(xì)闡述了數(shù)字集成系統(tǒng)的高層次設(shè)計方法,討論了數(shù)字系統(tǒng)設(shè)計層次的劃分和數(shù)字系統(tǒng)的自頂向下的設(shè)計方法,探討了數(shù)字集成系統(tǒng)的系統(tǒng)級設(shè)計和寄存器傳輸級設(shè)計,描述了數(shù)字集成系統(tǒng)的高層次綜合方法.最后該文描述了數(shù)字信號處理系統(tǒng)結(jié)構(gòu)的實現(xiàn)方法,指出常見的高速、實時信號處理系統(tǒng)的四種結(jié)構(gòu);由于FFT算法在數(shù)字信號處理中占有重要的地位,所以該文提出了用FPGA實現(xiàn)FFT的一種設(shè)計思想,給出了總體實現(xiàn)框圖;重點設(shè)計實現(xiàn)了FFT算法中的蝶形處理單元,采用了一種高效乘法器算法設(shè)計實現(xiàn)了蝶形處理單元中的旋轉(zhuǎn)因子乘法器,從而提高了蝶形處理器的運算速度,降低了運算復(fù)雜度.
標(biāo)簽：
FPGA
數(shù)字信號處理
中的應(yīng)用
上傳時間：
2013-07-19
上傳用戶：woshiayin
