隨著對高處理能力、網絡通信、實時多任務,超低功耗這些需求的增長,傳統(tǒng)8位處理器已經不能滿足新產品的要求了,高端嵌入式處理器已經得到了普遍的重視和應用.ARM是目前嵌入式領域應用最廣泛的RISC微處理器結構,該文研究了基于ARM處理器的嵌入式系統(tǒng)的開發(fā),介紹了利用一款ARM微處理器和FPGA設計的四路E1中繼板卡的硬件結構和工作原理,并在這個硬件平臺上進行軟件開發(fā)的過程.該四路E1收發(fā)器能夠提供四條E1鏈路,把帶寬從2Mbps提高到8Mbps,能夠同時負載120個用戶的通信,解決了數字環(huán)路系統(tǒng)中卡槽數目限制的問題.目前,建立在G. 703基礎上的El接口在分組網、幀中繼網、GSM移動基站及軍事通信中得到廣泛的應用,傳送語音信號、數據、圖像等業(yè)務.文中首先分析了當前數字環(huán)路系統(tǒng)的發(fā)展現(xiàn)狀和趨勢,隨著網絡通信的用戶數目及信息量的猛增,拓寬數據傳輸的通道是一項研究熱點,這是開發(fā)四路E1收發(fā)器的一個目的.接著敘述了數字環(huán)路系統(tǒng)的結構和工作原理,即四路E1收發(fā)器的應用環(huán)境,著重介紹了四路E1板卡在整個系統(tǒng)中所扮演的角色和嵌入式處理器ARM的體系結構和特點,鑒于數據傳輸中對時鐘的要求比較嚴格,該文還介紹了FPGA技術,應用它主要是為系統(tǒng)提供各個精確的時鐘.然后,在分析了四路E1收發(fā)器的工作原理和比較了各類處理器特點的基礎上,提出了四路E1收發(fā)器的硬件設計,分別介紹了時鐘模塊、系統(tǒng)接口電路、存儲系統(tǒng)模塊、四通道E1合成器模塊、CPU模塊以及時隙交換模塊.接著,在研究分析了G.703和G.704等通信協(xié)議后,再根據系統(tǒng)要求提出了四路E1收發(fā)器的軟件設計.先介紹了實時操作系統(tǒng)RTXC,詳細闡述了ARM處理器啟動代碼程序的設計,然后給出了在此操作系統(tǒng)下軟件設計的整體結構,分四個任務分別闡述此軟件功能,其中詳細介紹了信令處理模塊、接口中斷處理模塊、系統(tǒng)運行監(jiān)測模塊和RC消息LC消息處理模塊.最后介紹了軟件和硬件的調試方法以及設計過程中的調試開發(fā)過程,整個系統(tǒng)設計完成后,經過反復調試、測驗已達到了預期的效果,現(xiàn)正投入使用中.
標簽：
FPGA
ARM
處理器
中的應用
上傳時間：
2013-04-24
上傳用戶：夢雨軒膂
數字信號處理是信息科學中近幾十年來發(fā)展最為迅速的學科之一.目前,數字信號處理廣泛應用于通信、雷達、聲納、語音與圖像處理等領域.而數字信號處理算法的硬件實現(xiàn)一般來講有三種方式:用于通用目的的可編程DSP芯片;用于特定目的的固定功能DSP芯片組和ASIC;可以由用戶編程的FPGA芯片.隨著微電子技術的發(fā)展,采用現(xiàn)場可編程門陣列FPGA進行數字信號處理得到了飛速發(fā)展,FPGA正在越來越多地代替ASIC和PDSP用作前端數字信號處理的運算.該文主要探討了基于FPGA數字信號處理的實現(xiàn).首先詳細闡述了數字信號處理的理論基礎,重點討論了離散傅立葉變換算法原理,由于快速傅立葉變換算法在實際中得到了廣泛的應用,該文給出了基-2FFT算法原理、討論了按時間抽取FFT算法的特點.該論文對硬件描述語言的描述方法和風格做了一定的探討,介紹了硬件描述語言的開發(fā)環(huán)境MAXPLUSII.在此基礎上,該論文詳細闡述了數字集成系統(tǒng)的高層次設計方法,討論了數字系統(tǒng)設計層次的劃分和數字系統(tǒng)的自頂向下的設計方法,探討了數字集成系統(tǒng)的系統(tǒng)級設計和寄存器傳輸級設計,描述了數字集成系統(tǒng)的高層次綜合方法.最后該文描述了數字信號處理系統(tǒng)結構的實現(xiàn)方法,指出常見的高速、實時信號處理系統(tǒng)的四種結構;由于FFT算法在數字信號處理中占有重要的地位,所以該文提出了用FPGA實現(xiàn)FFT的一種設計思想,給出了總體實現(xiàn)框圖;重點設計實現(xiàn)了FFT算法中的蝶形處理單元,采用了一種高效乘法器算法設計實現(xiàn)了蝶形處理單元中的旋轉因子乘法器,從而提高了蝶形處理器的運算速度,降低了運算復雜度.
標簽：
FPGA
數字信號處理
中的應用
上傳時間：
2013-07-19
上傳用戶：woshiayin
