大型設(shè)計(jì)中FPGA的多時(shí)鐘設(shè)計(jì)策略,很詳細(xì)的描述了在FPGA設(shè)計(jì)中時(shí)鐘設(shè)計(jì)的方法
標(biāo)簽： FPGA 大型 多時(shí)鐘 策略
上傳時(shí)間： 2013-09-04
上傳用戶：妄想演繹師
在EDA中，基于數(shù)字頻率合成器的FPGA實(shí)現(xiàn)
標(biāo)簽： FPGA EDA 數(shù)字頻率合成器
上傳用戶：hanli8870
Allegro中網(wǎng)絡(luò)表的導(dǎo)入以及回編到Capture中的一些注意事項(xiàng)
標(biāo)簽： Allegro Capture 網(wǎng)絡(luò)表 注意事項(xiàng)
上傳用戶：hulee
cadence layout中快捷鍵的歸納總結(jié)，希望能對(duì)大家有點(diǎn)用
標(biāo)簽： cadence layout 快捷鍵 納
上傳時(shí)間： 2013-09-05
上傳用戶：zhangxin
說明如何在FPGA中實(shí)現(xiàn)FFT
標(biāo)簽： FPGA FFT
上傳用戶：13686209316
本書所要介紹的就是Cadence 公司所出品的Allegro Layout 軟件工具，書中每\r\n個(gè)章節(jié)的出現(xiàn)順序系按照實(shí)際的電路板設(shè)計(jì)流程而編排，而每一個(gè)章節(jié)又按照下\r\n列的方式編排，以期讓使用者可以較快地進(jìn)入使用狀況
標(biāo)簽： Allegro 用戶手冊(cè)
上傳用戶：13162218709
該工程文件實(shí)現(xiàn)ARM系統(tǒng)中CPLD的邏輯工作，起到外圍資源的邏輯地址譯碼功能
標(biāo)簽： CPLD ARM 工程
上傳用戶：zcs023047
Allegro中關(guān)于XNet的等長設(shè)置,為PDF格式，方便大家下載使用
標(biāo)簽： Allegro XNet 等長設(shè)置
上傳時(shí)間： 2013-09-06
上傳用戶：thing20
fpga學(xué)習(xí)中常用的縮略語
標(biāo)簽： fpga 縮略語
上傳時(shí)間： 2013-09-07
上傳用戶：英雄
skill語言在Cadence平臺(tái)二次開發(fā)中大量使用，在IC設(shè)計(jì)中也有應(yīng)用。\r\n本文關(guān)鍵詞：SKILL Cadence SKILL開發(fā)程序源碼大集合，共有84個(gè)功能實(shí)現(xiàn)
標(biāo)簽： Cadence skill 語言 二次開發(fā)
上傳時(shí)間： 2013-09-09
上傳用戶：qingzhuhu
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
