国产日韩av高清,亚洲综合色激情五月,人人精品亚洲

中繼系統(tǒng)

本文探討使用 Linux作為嵌入式作業(yè)系統(tǒng)的方法,透過如何對內(nèi)核、守護程序、庫和應(yīng)用程序等四個主要部份,進行縮減其大小后

本文探討使用 Linux作為嵌入式作業(yè)系統(tǒng)的方法,透過如何對內(nèi)核、守護程序、庫和應(yīng)用程序等四個主要部份,進行縮減其大小后，以便配置在以閃存為存儲設(shè)備的嵌入式系統(tǒng)中。

標簽： Linux 嵌入式內(nèi)核減

上傳時間： 2014-10-11

上傳用戶：CHENKAI
動態(tài)連結(jié)程式庫 (DLL) 一直以來都是Windows的重要基礎(chǔ)

動態(tài)連結(jié)程式庫 (DLL) 一直以來都是Windows的重要基礎(chǔ)，Windows CE也不例外。DLL對作業(yè)系統(tǒng)十分重要，本節(jié)的內(nèi)容主要是分析loader.c中的程式碼，它負責載入EXE和DLL。這裏要討論的是關(guān)於DLL的部分

標簽： Windows DLL 程式

上傳時間： 2015-07-01

上傳用戶：vodssv
ALTERA PWM電路這是一個ALTERA的PWM電路

ALTERA PWM電路這是一個ALTERA的PWM電路，可以整合到NIOSII IDE中，來完成一個PWM的系統(tǒng)。

標簽： ALTERA PWM

上傳時間： 2013-12-08

上傳用戶：zxc23456789
長高44b0xi BIOS源碼 FS44B0II BIOS具有啟動、引導

長高44b0xi BIOS源碼 FS44B0II BIOS具有啟動、引導，下載、燒寫，設(shè)置日期、時間，設(shè)置工作頻率等多種功能，並且支持各種參數(shù)的存儲和自動調(diào)用。可以用flashpgm等軟件將BIOS燒寫到Flash中去，BIOS的自身駐留地址位于NOR FLASH的0x1f0000處，系統(tǒng)參數(shù)保存在0x1ff000以上區(qū)域中。所以在燒寫完BIOS，上電復位后先要執(zhí)一定要執(zhí)行backup命令把BIOS本身拷貝到NOR FLASH的高端1f0000去。

標簽： BIOS 44 0xi 0II

上傳時間： 2013-12-25

上傳用戶：ainimao
本書分為上篇、中篇和下篇三個部分

本書分為上篇、中篇和下篇三個部分，上篇為Windows CE結(jié)構(gòu)分析，中篇為Windows CE情景分析，下篇為實驗手冊。每一篇又劃分為若干章。上篇包含有引言，Windows CE體系結(jié)構(gòu)，處理器排程，儲存管理，檔案系統(tǒng)和設(shè)備管理等六章。中篇包含有系統(tǒng)初始化，處理器排程過程，分頁處理，檔案處理和驅(qū)動器載入等五章。下篇包含有Windows CE應(yīng)用程式開發(fā)，Windows CE系統(tǒng)開發(fā)，評測與總結(jié)以及實習等四章。上篇的重點在於分析Windows CE kernel的結(jié)構(gòu)以及工作原理。這個部分是掌握Windows CE作業(yè)系統(tǒng)的基礎(chǔ)。中篇重點在於分析Windows CE kernel的實際運行過程。如果說上篇是從靜態(tài)的角度分析Windows CE kernel，那麼中篇則是試圖從動態(tài)的角度給讀者一個有關(guān)Windows CE kernel的描述。希望讀者能夠通過對中篇的閱讀理解，在頭腦中形成有關(guān)Windows CE kernel的多方位的運作情景。下篇著重於有關(guān)Windows CE的應(yīng)用。對理論的掌握最終要應(yīng)用到實務(wù)中。

標簽： 分

上傳時間： 2013-12-23

上傳用戶：FreeSky
一個自己寫的簡單員工管理系統(tǒng)

一個自己寫的簡單員工管理系統(tǒng)，這個系統(tǒng)是在dos運行的

標簽： 系統(tǒng)

上傳時間： 2013-12-19

上傳用戶：talenthn
一個自己寫的簡單員工管理系統(tǒng)

一個自己寫的簡單員工管理系統(tǒng)，這個系統(tǒng)是使用GUI運行的，可以增加員工資料，查找員工資料，和觀看員工資料也能算出員工薪資總數(shù)，平均薪資和員工總數(shù)

標簽： 系統(tǒng)

上傳時間： 2014-01-09

上傳用戶：愛死愛死
使用C#程式語言開發(fā)

使用C#程式語言開發(fā)，並執(zhí)行於.NET Framework下；是研習「蟻拓尋優(yōu)法」不可或缺的軟體工具。系統(tǒng)使用ACO (Ant Colony Optimization)演算公式模擬螞蟻的覓食行徑抉擇。使用者可以設(shè)定費洛蒙和食物氣味強度等相關(guān)參數(shù)以及動態(tài)設(shè)定障礙物的位置和形狀，研習螞蟻覓食的最短路徑形成過程。研習各種參數(shù)設(shè)定對螞蟻覓食行為的影響，了解費落蒙機制對蟻拓尋優(yōu)化法的影響。本系統(tǒng)可支援柔性計算教學，研習蟻拓優(yōu)化法中人工螞蟻的隨機搜尋模式和啟發(fā)式法則設(shè)計原理。

標簽： 程式

上傳時間： 2013-12-24

上傳用戶：anng
基于LLC諧振電路的高效率ACDC變換技術(shù)研究阻抗特性

隨著電力電子技術(shù)的飛速發(fā)展，高頻開關(guān)電源由于其諸多優(yōu)點已經(jīng)廣泛深入到國防、工業(yè)、民用等各個領(lǐng)域，與人們的工作、生活密切相關(guān)，由此引發(fā)的電網(wǎng)諧波污染也越來越受到人們的重視，對其性能，體積，效率，功率密度等的要求也越來越高。因此，研究具有高功率因數(shù)、高效率的ACDC變換技術(shù)，對于抑制諧波污染、節(jié)釣能源及實現(xiàn)綠色電能變換具有重要意義通過分析目前功率因數(shù)校正PFC）技術(shù)與直流變換（DcDC）技術(shù)的研究現(xiàn)狀，采用了具有兩級結(jié)構(gòu)的AcDc變換技術(shù)，對PFC控制技術(shù)，直流變換軟開關(guān)實現(xiàn)等內(nèi)容進行了研究。前級PFC部分采用先進的單周期控制技術(shù)，通過對其應(yīng)用原理、穩(wěn)定性與優(yōu)勢性能的研究，實璄了主電路及控電路的參數(shù)設(shè)計與優(yōu)化，簡化了PFC控制電路結(jié)構(gòu)、根據(jù)控制電路特點與系統(tǒng)環(huán)路穩(wěn)性要求，完成了電流環(huán)路與整個控制環(huán)路設(shè)計，確保了系統(tǒng)穩(wěn)定性，提高了系統(tǒng)動態(tài)響應(yīng)。通過建立電路閉環(huán)仿真模型，驗證了單周期控制抑制輸入電壓與負載擾動的優(yōu)勢性能及連續(xù)功率因數(shù)校正的優(yōu)點，優(yōu)化了電路參數(shù)后級直流變換主電路采用LLC諧振拓撲，通過變頻控制使直流變換環(huán)節(jié)具有軾開關(guān)特性。分析了不同開關(guān)頻率范圍內(nèi)電路工作原理，并建立了基波等效電路，采用基波分析法對VLc需城電路的電反增益性，輸入阻抗持性進行了研究，確定了電路軟開關(guān)工作范圖。以基波分析結(jié)果為基礎(chǔ)進行了合理的電路參數(shù)優(yōu)化設(shè)計，保證了直流變換環(huán)節(jié)在全輸入電壓范圍、全負載范圍內(nèi)能實現(xiàn)橋臂開關(guān)管零電壓開通zVS}，較大范圍內(nèi)邊整流二極管零電流關(guān)斷區(qū)CS），并將諧振電路中的電壓電流應(yīng)力降到最小，極大的提高了系統(tǒng)效率同時，為了提高系統(tǒng)功率密度，選擇了優(yōu)化的磁性元器件結(jié)構(gòu)，實現(xiàn)了諧振感性元件與變壓器的磁性器件集成，大大減小了變換電路的體積在理論研究與參數(shù)設(shè)計的基礎(chǔ)上，搭建了實驗樣機，分別對PFC部分和DcDC部分進行了實驗驗證與結(jié)果分析。經(jīng)實驗驗證ACDc變換電路功率因數(shù)在0.988以上，直瓿變換電路能實現(xiàn)全范圖軟開關(guān)，實現(xiàn)了高效率AcDC變換。關(guān)鍵詞：ACDC變換：功率因數(shù)校正：；高效率；LLC諧振電路：單周期控制

標簽： llc 諧振電路

上傳時間： 2022-03-24

上傳用戶：
cadence-allegro16.6高級教程

主要內(nèi)容介紹 Allegro 如何載入 Netlist，進而認識新式轉(zhuǎn)法和舊式轉(zhuǎn)法有何不同及優(yōu)缺點的分析，透過本章學習可以對 Allegro 和 Capture 之間的互動關(guān)係，同時也能體驗出 Allegro 和 Capture 同步變更屬性等強大功能。Netlist 是連接線路圖和 Allegro Layout 圖檔的橋樑。在這裏所介紹的 Netlist 資料的轉(zhuǎn)入動作只是針對由 Capture（線路圖部分）產(chǎn)生的 Netlist 轉(zhuǎn)入 Allegro（Layout部分）1．在 OrCAD Capture 中設(shè)計好線路圖。2．然後由 OrCAD Capture 產(chǎn)生 Netlist（annotate 是在進行線路圖根據(jù)第五步產(chǎn)生的資料進行編改）。 3．把產(chǎn)生的 Netlist 轉(zhuǎn)入 Allegro（layout 工作系統(tǒng)）。 4．在 Allegro 中進行 PCB 的 layout。 5．把在 Allegro 中產(chǎn)生的 back annotate（Logic）轉(zhuǎn)出（在實際 layout 時可能對原有的 Netlist 有改動過），並轉(zhuǎn)入 OrCAD Capture 裏進行回編。

標簽： cadence allegro

上傳時間： 2022-04-28

上傳用戶：kingwide