欧美婷婷六月丁香综合色,手机在线观看av网站,经典一区二区三区

中繼

電梯系統(tǒng)中超級電容儲(chǔ)能的研究.rar

電梯在垂直升降的過程中，由于功率變化范圍很大，節(jié)能潛力巨大。本文主要工作在于結(jié)合電梯系統(tǒng)的特點(diǎn)，對超級電容儲(chǔ)能系統(tǒng)中超級電容容量需求及其他相關(guān)參數(shù)的設(shè)置進(jìn)行詳細(xì)討論。也對與之配套的雙向DC/DC變換器進(jìn)行研究。本文在研究了電梯系統(tǒng)的結(jié)構(gòu)和運(yùn)行特點(diǎn)的基礎(chǔ)上，對其運(yùn)行過程中能量狀態(tài)的變化進(jìn)行了詳細(xì)分析，得到了儲(chǔ)能裝置中超級電容器容量的計(jì)算方法，并在此基礎(chǔ)上，根據(jù)超級電容器容量需求與系統(tǒng)前級雙向整流器功率的關(guān)系，提出了一套簡單有效的能量管理方案，減少了儲(chǔ)能裝置中超級電容器的容量需求。并且對于超級電容容量設(shè)置給出了一般的原則。儲(chǔ)能裝置與系統(tǒng)直流母線之間需要雙向變換器進(jìn)行能量傳遞，本文對于各種雙向直流變換器拓?fù)涞膬?yōu)缺點(diǎn)進(jìn)行了比較，結(jié)合在超級電容儲(chǔ)能裝置中的具體應(yīng)用需要，得出BUCK/BOOST型變換器更適合本文中的應(yīng)用。本文為儲(chǔ)能裝置設(shè)計(jì)了基于DSP（數(shù)字信號處理器）全數(shù)字控制的具有多種工作方式的雙向DC/DC變換器的小功率樣機(jī)，在電容器放電時(shí)，以恒流模式向直流母線輸送能量；在電容器充電時(shí)，以分段恒流模式或恒壓模式進(jìn)行充電。文中給出了詳細(xì)的硬件電路以及數(shù)字控制部分的設(shè)計(jì)過程，并通過實(shí)驗(yàn)進(jìn)行了驗(yàn)證。

標(biāo)簽： 電梯系統(tǒng) 儲(chǔ)能超級電容

上傳時(shí)間： 2013-04-24

上傳用戶：冇尾飛鉈
功率因數(shù)補(bǔ)償裝置中FFT諧波檢測算法研究.rar

功率因數(shù)補(bǔ)償裝置中FFT諧波檢測算法研究,很有參考意義

標(biāo)簽： FFT 功率因數(shù) 補(bǔ)償裝置

上傳時(shí)間： 2013-06-29

上傳用戶：tzl1975
matlab在27種問題中的應(yīng)用.rar

這本書列舉了matlab在27個(gè)實(shí)例中的使用說明和各種技巧。

標(biāo)簽： matlab 中的應(yīng)用

上傳時(shí)間： 2013-04-24

上傳用戶：gongxinshiwo@163.com
功率電源中IGBT失效機(jī)理及其檢測方法的研究.rar

由于絕緣柵雙極晶體管IGBT具有工作頻率高、處理功率大和驅(qū)動(dòng)簡單等諸多優(yōu)點(diǎn),在電力電子設(shè)備、尤其是中大型功率的電力電子設(shè)備中的應(yīng)用越來越廣泛。但是,IGBT失效引發(fā)的設(shè)備故障往往會(huì)對生產(chǎn)帶來巨大影響和損失,因此,對IGBT的失效研究具有十分重要的應(yīng)用意義。本文在深入分析IGBT器件工作原理和工作特性的基礎(chǔ)上,采用雙極傳輸理論聯(lián)立求解電子和空穴的傳輸方程,得到了穩(wěn)態(tài)時(shí)電子和空穴電流的表達(dá)式,對造成IGBT失效的各種因素進(jìn)行了詳細(xì)分析。應(yīng)用MATLAB軟件,對硅參數(shù)的熱導(dǎo)率、載流子濃度、載流子壽命、電子遷移率、空穴遷移率和雙極擴(kuò)散系數(shù)等進(jìn)行了仿真,深入研究了IGBT的失效因素,得到了IGBT失效的主要原因是發(fā)生擎住效應(yīng)以及泄漏電流導(dǎo)致IGBT延緩失效的有用結(jié)論。并且,進(jìn)行了IGBT動(dòng)態(tài)模型的設(shè)計(jì)和仿真,對IGBT在短路情況下的失效機(jī)理進(jìn)行了深入研究。考慮到實(shí)際設(shè)備中的IGBT在使用中經(jīng)常會(huì)發(fā)生反復(fù)過流這一問題,通過搭建試驗(yàn)電路,著重對反復(fù)過流對IGBT可能帶來的影響進(jìn)行了試驗(yàn)研究,探討了IGBT因反復(fù)過流導(dǎo)致的累積失效的變化規(guī)律。本文研究結(jié)果對于正確判斷IGBT失效以及失效程度、進(jìn)而正確判斷和預(yù)測設(shè)備的可能故障,具有一定的應(yīng)用參考價(jià)值。

標(biāo)簽： IGBT 功率電源失效機(jī)理

上傳時(shí)間： 2013-08-04

上傳用戶：lrx1992
matlab中實(shí)現(xiàn)雷達(dá)信號處理.rar

matlab中實(shí)現(xiàn)雷達(dá)信號處理，雷達(dá)仿真中會(huì)用到的

標(biāo)簽： matlab 雷達(dá)信號處理

上傳時(shí)間： 2013-04-24

上傳用戶：330402686
單片機(jī)論文資料，精華中的精華，保證你下的不后悔，做畢設(shè)必備的資料.rar

單片機(jī)論文資料，精華中的精華，保證你下的不后悔，做畢設(shè)必備的資料..,歡迎下載

標(biāo)簽： 單片機(jī) 論文資料

上傳時(shí)間： 2013-04-24

上傳用戶：edisonfather
FPGA中多標(biāo)準(zhǔn)可編程IO端口的設(shè)計(jì).rar

現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種，它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展，設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨(dú)立承擔(dān)。系統(tǒng)設(shè)計(jì)師們更愿意自己設(shè)計(jì)專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設(shè)計(jì)周期盡可能短，最好是在實(shí)驗(yàn)室里就能設(shè)計(jì)出合適的ASIC芯片，并且立即投入實(shí)際應(yīng)用之中。現(xiàn)在，F(xiàn)PGA已廣泛地運(yùn)用于通信領(lǐng)域、消費(fèi)類電子和車用電子。本文中涉及的I/O端口模塊是FPGA中最主要的幾個(gè)大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內(nèi)部進(jìn)行邏輯功能的實(shí)現(xiàn)并把結(jié)果輸出給外部電路，并且根據(jù)需要可以進(jìn)行配置來支持多種不同的接口標(biāo)準(zhǔn)。FPGA允許使用者通過不同編程來配置實(shí)現(xiàn)各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標(biāo)準(zhǔn)的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標(biāo)準(zhǔn)的選擇、輸出驅(qū)動(dòng)能力的編程控制、擺率選擇、輸入延遲和維持時(shí)間控制等。本文是關(guān)于FPGA中多標(biāo)準(zhǔn)兼容可編程輸入輸出電路(Input/Output Block)的設(shè)計(jì)和實(shí)現(xiàn)，該課題是成都華微電子系統(tǒng)有限公司FPGA大項(xiàng)目中的一子項(xiàng)，目的為在更新的工藝水平上設(shè)計(jì)出能夠兼容單端標(biāo)準(zhǔn)的I/O電路模塊；同時(shí)針對以前設(shè)計(jì)的I/O模塊不支持雙端標(biāo)準(zhǔn)的缺點(diǎn)，要求新的電路模塊中擴(kuò)展出雙端標(biāo)準(zhǔn)的部分。文中以低壓雙端差分標(biāo)準(zhǔn)(LVDS)為代表構(gòu)建雙端標(biāo)準(zhǔn)收發(fā)轉(zhuǎn)換電路，與單端標(biāo)準(zhǔn)比較，LVDS具有很多優(yōu)點(diǎn)： (1)LVDS傳輸?shù)男盘枖[幅小，從而功耗低，一般差分線上電流不超過4mA，負(fù)載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號擺幅小，從而使得該結(jié)構(gòu)可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化，也就是說LVDS允許收發(fā)兩端地電勢有±1V的落差。本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發(fā)軟件ISE，設(shè)計(jì)完成了可以用于Virtex系列各低端型號FPGA的IOB結(jié)構(gòu)，它有靈活的可配置性和出色的適應(yīng)能力，能支持大量的I/O標(biāo)準(zhǔn)，其中包括單端標(biāo)準(zhǔn)，也包括雙端標(biāo)準(zhǔn)如LVDS等。它具有適應(yīng)性的優(yōu)點(diǎn)、可選的特性和考慮到被文件描述的硬件結(jié)構(gòu)特征，這些特點(diǎn)可以改進(jìn)和簡化系統(tǒng)級的設(shè)計(jì)，為最終的產(chǎn)品設(shè)計(jì)和生產(chǎn)打下基礎(chǔ)。設(shè)計(jì)中對包括20種IO標(biāo)準(zhǔn)在內(nèi)的各電器參數(shù)按照用戶手冊描述進(jìn)行仿真驗(yàn)證，性能參數(shù)已達(dá)到預(yù)期標(biāo)準(zhǔn)。

標(biāo)簽： FPGA 標(biāo)準(zhǔn) 可編程

上傳時(shí)間： 2013-05-15

上傳用戶：shawvi
基于FPGA的DDC在頻譜儀中的設(shè)計(jì).rar

軟件無線電思想的出現(xiàn)帶來了接收機(jī)實(shí)現(xiàn)方式的革新。隨著近年來軟件無線電理論和應(yīng)用趨于成熟與完善，軟件無線電技術(shù)已經(jīng)被越來越廣泛地應(yīng)用于無線通信系統(tǒng)和電子測量測試儀器中。數(shù)字下變頻技術(shù)作為軟件無線電的核心技術(shù)之一，在頻譜分析儀中也得到了越來越普遍的應(yīng)用。本人參與的手持式頻譜分析儀項(xiàng)目采用的是中頻數(shù)字化實(shí)現(xiàn)方式，可滿足輕巧，可重配置和低功耗的需求。數(shù)字化中頻的關(guān)鍵部件數(shù)字下變頻器DDC采用的是Intersil公司的ISL5216，這個(gè)器件和高性能FPGA共同組成手持頻譜儀的數(shù)字信號處理前端。這個(gè)數(shù)字前端就手持頻譜分析儀來說存在一定的局限性，ISL5216的信號處理帶寬單通道為1 MHz，4個(gè)通道級聯(lián)為3MHz，未能滿足譜儀分析帶寬日益增加的需求；系統(tǒng)集成度不高，ISL5216的功能要是集成到FPGA，可進(jìn)一步提高系統(tǒng)集成度，降低物料成本和系統(tǒng)功耗。基于以上兩個(gè)方面的考慮，現(xiàn)正以手持頻譜分析儀項(xiàng)目為依托，基于Xilinx Spartan3A-DSP系列FPGA實(shí)現(xiàn)高速高處理帶寬的DDC。本論文首先描述了數(shù)字下變頻基本理論和結(jié)構(gòu)，對完成各級數(shù)字信號處理所涉及的數(shù)字正交變換、CORDIC算法、CIC、HB、多相濾波等關(guān)鍵算法做了適當(dāng)介紹；然后介紹了當(dāng)前主流FPGA的數(shù)字信號處理特性和其內(nèi)部的DSP資源。接著詳細(xì)描述了數(shù)控振蕩器NCO、復(fù)數(shù)數(shù)字混頻器MIXER、5級CIC濾波器、5級HB濾波器和255階可編程FIR的設(shè)計(jì)和實(shí)現(xiàn)，并對各個(gè)模塊的不同實(shí)現(xiàn)方式作了對比和仿真測試數(shù)據(jù)作了分析。最后介紹了所設(shè)計(jì)DDC在手持頻譜分析儀中的主要應(yīng)用。

標(biāo)簽： FPGA DDC 頻譜儀

上傳時(shí)間： 2013-04-24

上傳用戶：a155166
LTE系統(tǒng)中基帶DAGC的應(yīng)用研究及FPGA實(shí)現(xiàn).rar

當(dāng)今，移動(dòng)通信正處于向第四代通信系統(tǒng)發(fā)展的階段，OFDM技術(shù)作為第四代數(shù)字移動(dòng)通信(4G)系統(tǒng)的關(guān)鍵技術(shù)之一，被包括LTE在內(nèi)的眾多準(zhǔn)4G協(xié)議所采用。IDFT/DFT作為OFDM系統(tǒng)中的關(guān)鍵功能模塊，其精度對基帶解調(diào)性能產(chǎn)生著重大的影響，尤其對LTE上行所采用的SC_FDMA更是如此。為了使定點(diǎn)化IDFT/DFT達(dá)到較好的性能，本文采用數(shù)字自動(dòng)增益控制(DAGC)技術(shù)，以解決過大輸入信號動(dòng)態(tài)范圍所造成的IDFT/DFT輸出信噪比(SNR)惡化問題。首先，本文簡單介紹了較為成熟的AAGC(模擬AGC)技術(shù)，并重點(diǎn)關(guān)注近年來為了改善其性能而興起的數(shù)字化AGC技術(shù)，它們主要用于壓縮ADC輸入動(dòng)態(tài)范圍以防止其飽和。針對基帶處理中具有累加特性的定點(diǎn)化IDFT/DFT技術(shù)，進(jìn)一步分析了AAGC技術(shù)和基帶DAGC在實(shí)施對象，實(shí)現(xiàn)方法等上的異同點(diǎn)，指出了基帶DAGC的必要性。其次，根據(jù)LTE協(xié)議，搭建了從調(diào)制到解調(diào)的基帶PUSCH處理鏈路，并針對基于DFT的信道估計(jì)方法的缺點(diǎn)，使用簡單的兩點(diǎn)替換實(shí)現(xiàn)了優(yōu)化，通過高斯信道下的MATLAB仿真，證明其可以達(dá)到理想效果。仿真結(jié)果還表明，在不考慮同步問題的高斯信道下，本文所搭建的基帶處理鏈路，采用64QAM進(jìn)行調(diào)制，也能達(dá)到在SNR高于17dB時(shí)，硬判譯碼結(jié)果為極低誤碼率(BER)的效果。再次，在所搭建鏈路的基礎(chǔ)上，通過理論分析和MATLAB仿真，證明了包括時(shí)域和頻域DAGC在內(nèi)的基帶DAGC具有穩(wěn)定接收鏈路解調(diào)性能的作用。同時(shí)，通過對幾種DAGC算法的比較后，得到的一套適用于實(shí)現(xiàn)的基帶DAGC算法，可以使IDFT/DFT的輸出SNR處于最佳范圍，從而滿足LTE系統(tǒng)基帶解調(diào)的要求。針對時(shí)域和頻域DAGC的差異，分別選定移位和加法，以及查表的方式進(jìn)行基帶DAGC算法的實(shí)現(xiàn)。最后，本文對選定的基帶DAGC算法進(jìn)行了FPGA設(shè)計(jì)，仿真、綜合和上板結(jié)果說明，時(shí)域和頻域DAGC實(shí)現(xiàn)方法占用資源較少，容易進(jìn)行集成，能夠達(dá)到的最高工作頻率較高，完全滿足基帶處理的速率要求，可以流水處理每一個(gè)IQ數(shù)據(jù)，使之滿足基帶解調(diào)性能。

標(biāo)簽： DAGC FPGA LTE

上傳時(shí)間： 2013-05-17

上傳用戶：laozhanshi111
基于FPGA的小型CPU中通信協(xié)議的研究及IPCore的開發(fā).rar

FPGA作為新一代集成電路的出現(xiàn)，引起了數(shù)字電路設(shè)計(jì)的巨大變革。隨著FPGA工藝的不斷更新與改善，越來越多的用戶與設(shè)計(jì)公司開始使用FPGA進(jìn)行系統(tǒng)開發(fā)，因此，PFAG的市場需求也越來越高，從而使得FPGA的集成電路板的工藝發(fā)展也越來越先進(jìn)，在如此良性循環(huán)下，不久的將來，F(xiàn)PGA可以主領(lǐng)集成電路設(shè)計(jì)領(lǐng)域。正是由于FPGA有著如此巨大的發(fā)展前景與市場吸引力，因此，本文采用FPGA作為電路設(shè)計(jì)的首選。 @@ 隨著FPGA的開發(fā)技術(shù)日趨簡單化、軟件化，從面向硬件語言的VHDL、VerilogHDL設(shè)計(jì)語言，到現(xiàn)在面向?qū)ο蟮腟ystem Verilog、SystemC設(shè)計(jì)語言，硬件設(shè)計(jì)語言開始向高級語言發(fā)展。作為一個(gè)軟件設(shè)計(jì)人員，會(huì)很容易接受面向?qū)ο蟮恼Z言。現(xiàn)在軟件的設(shè)計(jì)中，算法處理的瓶頸就是速度的問題，如果采用專用的硬件電路，可以解決這個(gè)問題，本文在第一章第二節(jié)詳細(xì)介紹了軟硬結(jié)合的開發(fā)優(yōu)勢。另外，在第一章中還介紹了知識(shí)產(chǎn)權(quán)核心（IP Core）的發(fā)展與前景，特別是IP Core中軟核的設(shè)計(jì)與開發(fā)，許多FGPA的開發(fā)公司開始爭奪軟核的開發(fā)市場。 @@ 數(shù)字電路設(shè)計(jì)中最長遇到的就是通信的問題，而每一種通信方式都有自己的協(xié)議規(guī)范。在CPU的設(shè)計(jì)中，由于需要高速的處理速度，因此其內(nèi)部都是用并行總線進(jìn)行通信，但是由于集成電路資源的問題，不可能所有的外部設(shè)備都要用并行總線進(jìn)行通信，因此其外部通信就需要進(jìn)行串行傳輸。又因?yàn)樾枰B接的外部設(shè)備的不同，因此就需要使用不同的串行通信接口。本文主要介紹了小型CPU中常用的三種通信協(xié)議，那就是SPI、I2C、UART。除了分別論述了各自的通信原理外，本文還特別介紹了一個(gè)小型CPU的內(nèi)部構(gòu)造，以及這三個(gè)通信協(xié)議在CPU中所處的位置。 @@ 在硬件的設(shè)計(jì)開發(fā)中，由于集成電路本身的特殊性，其開發(fā)流程也相對的復(fù)雜。本文由于篇幅的問題，只對總的開發(fā)流程作了簡要的介紹，并且將其中最復(fù)雜但是又很重要的靜態(tài)時(shí)序分析進(jìn)行了詳細(xì)的論述。在通信協(xié)議的開發(fā)中，需要注意接口的設(shè)計(jì)、時(shí)序的分析、驗(yàn)證環(huán)境的搭建等，因此，本文以SPI數(shù)據(jù)通信協(xié)議的設(shè)計(jì)作為一個(gè)開發(fā)范例，從協(xié)議功能的研究到最后的驗(yàn)證測試，將FPGA 的開發(fā)流程與關(guān)鍵技術(shù)等以實(shí)例的方式進(jìn)行了詳細(xì)的論述。在SPI通信協(xié)議的開發(fā)中，不僅對協(xié)議進(jìn)行了詳細(xì)的功能分析，而且對架構(gòu)中的每個(gè)模塊的設(shè)計(jì)都進(jìn)行了詳細(xì)的論述。@@關(guān)鍵詞：FPGA；SPI；I2C；UART；靜態(tài)時(shí)序分析；驗(yàn)證環(huán)境

標(biāo)簽： IPCore FPGA CPU

上傳時(shí)間： 2013-04-24

上傳用戶：vvbvvb123