FPGA設(shè)計中關(guān)鍵問題的研究
標簽： FPGA
上傳時間： 2013-09-04
上傳用戶：wd450412225
第一章 在Allegro 中準備好進行SI 仿真的PCB 板圖
標簽： Allegro PCB 仿真
上傳用戶：戀天使569
大型設(shè)計中FPGA的多時鐘設(shè)計策略,很詳細的描述了在FPGA設(shè)計中時鐘設(shè)計的方法
標簽： FPGA 大型 多時鐘 策略
上傳用戶：妄想演繹師
在EDA中，基于數(shù)字頻率合成器的FPGA實現(xiàn)
標簽： FPGA EDA 數(shù)字頻率合成器
上傳用戶：hanli8870
Allegro中網(wǎng)絡(luò)表的導入以及回編到Capture中的一些注意事項
標簽： Allegro Capture 網(wǎng)絡(luò)表 注意事項
上傳用戶：hulee
cadence layout中快捷鍵的歸納總結(jié)，希望能對大家有點用
標簽： cadence layout 快捷鍵 納
上傳時間： 2013-09-05
上傳用戶：zhangxin
說明如何在FPGA中實現(xiàn)FFT
標簽： FPGA FFT
上傳用戶：13686209316
該工程文件實現(xiàn)ARM系統(tǒng)中CPLD的邏輯工作，起到外圍資源的邏輯地址譯碼功能
標簽： CPLD ARM 工程
上傳用戶：zcs023047
Allegro中關(guān)于XNet的等長設(shè)置,為PDF格式，方便大家下載使用
標簽： Allegro XNet 等長設(shè)置
上傳時間： 2013-09-06
上傳用戶：thing20
fpga學習中常用的縮略語
標簽： fpga 縮略語
上傳時間： 2013-09-07
上傳用戶：英雄
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
