亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

串匹配

串匹配(stringmatching)是2018年公布的計(jì)算機(jī)科學(xué)技術(shù)名詞。
  • 隨機(jī)讀寫I2C串行總線接口電路設(shè)計(jì)

    I2C(Inter Integrated Circuits)是Philips公司開發(fā)的用于芯片之間連接的串行總線,以其嚴(yán)格的規(guī)范、卓越的性能、簡(jiǎn)便的操作和眾多帶I2C接口的外圍器件而得到廣泛的應(yīng)用并受到普遍的歡迎。 現(xiàn)場(chǎng)可編程門陣列(FPGA)設(shè)計(jì)靈活、速度快,在數(shù)字專用集成電路的設(shè)計(jì)中得到了廣泛的應(yīng)用。本論文主要討論了如何利用Verilog/FPGA來實(shí)現(xiàn)一個(gè)隨機(jī)讀/寫的I2C接口電路,實(shí)現(xiàn)與外圍I2C接口器件E2PROM進(jìn)行數(shù)據(jù)通信,實(shí)現(xiàn)讀、寫等功能,傳輸速率實(shí)現(xiàn)為100KBps。在Modelsim6.0仿真軟件環(huán)境中進(jìn)行仿真,在Xilinx公司的ISE9.li開發(fā)平臺(tái)上進(jìn)行了下載,搭建外圍電路,用Agilem邏輯分析儀進(jìn)行數(shù)據(jù)采集,分析測(cè)試結(jié)果。 首先,介紹了微電子設(shè)計(jì)的發(fā)展概況以及設(shè)計(jì)流程,重點(diǎn)介紹了HDL/FPGA的設(shè)計(jì)流程。其次,對(duì)I2C串行總線進(jìn)行了介紹,重點(diǎn)說明了總線上的數(shù)據(jù)傳輸格式并對(duì)所使用的AT24C02 E2PROM存儲(chǔ)器的讀/寫時(shí)序作了介紹。第三,基于Verilog _HDL設(shè)計(jì)了隨機(jī)讀/寫的I2C接口電路、測(cè)試模塊和顯示電路;接口電路由同步有限狀態(tài)機(jī)(FSM)來實(shí)現(xiàn);測(cè)試模塊首先將數(shù)據(jù)寫入到AT24C02的指定地址,接著將寫入的數(shù)據(jù)讀出,并將兩個(gè)數(shù)據(jù)顯示在外圍LED數(shù)碼管和發(fā)光二極管上,從而直觀地比較寫入和輸出的數(shù)據(jù)的正確性。FPGA下載芯片為Xilinx SPARTAN Ⅲ XC3S200。第四,用Agilent邏輯分析儀進(jìn)行傳輸數(shù)據(jù)的采集,分析數(shù)據(jù)傳輸?shù)臅r(shí)序,從而驗(yàn)證電路設(shè)計(jì)的正確性。最后,論文對(duì)所取得的研究成果進(jìn)行了總結(jié),并展望了下一步的工作。

    標(biāo)簽: I2C 隨機(jī) 讀寫 串行總線接口

    上傳時(shí)間: 2013-06-08

    上傳用戶:再見大盤雞

  • 利用VC++6.0實(shí)現(xiàn)上位機(jī)與PLC的串行通信

    介紹了西門子S7–200 系列 PLC 的自由口通信模式及在Windows 環(huán)境下應(yīng)用VC++6.0 實(shí)現(xiàn)PC 機(jī)與PLC串行通信的編程方法,開發(fā)了玻璃器皿沖壓機(jī)上位機(jī)監(jiān)控系統(tǒng)。實(shí)際運(yùn)行證明,該監(jiān)控系

    標(biāo)簽: 6.0 PLC VC 上位機(jī)

    上傳時(shí)間: 2013-06-28

    上傳用戶:branblackson

  • 基于FPGA的路徑識(shí)別圖像傳感器的設(shè)計(jì)

    基于彩色路徑識(shí)別的視覺導(dǎo)航方法是當(dāng)前自動(dòng)導(dǎo)航小車領(lǐng)域的研究熱點(diǎn)和方向。視覺導(dǎo)航是指根據(jù)地面路徑和被控對(duì)象之間的位置偏差控制其運(yùn)行的方向,因此,地面彩色路徑圖像的攝取及其識(shí)別處理就成為視覺導(dǎo)航系統(tǒng)中的基礎(chǔ)和關(guān)鍵。在當(dāng)前的視覺導(dǎo)航系統(tǒng)設(shè)計(jì)中,圖像處理的硬件平臺(tái)都是基于通用微處理器,嵌入式微處理器或者DSP進(jìn)行設(shè)計(jì)的。這些處理器一個(gè)共同的特點(diǎn)就是數(shù)據(jù)串行處理,而圖像處理過程涉及大量的并行處理操作,因此傳統(tǒng)的串行處理方式滿足不了圖像處理的實(shí)時(shí)性要求。 鑒于微處理器這方面的不足,作者提出一種使用FPGA實(shí)現(xiàn)圖像識(shí)別的并行處理方案,并據(jù)此設(shè)計(jì)一個(gè)智能圖像傳感器。該傳感器采用先進(jìn)的FPGA技術(shù),將圖像采集及其顯示,路徑的識(shí)別處理以及通信控制等模塊集成在一個(gè)芯片上,形成一個(gè)片上系統(tǒng)(SOC)。其主要功能是對(duì)所采集的彩色路徑圖像進(jìn)行識(shí)別處理,獲得彩色路徑的坐標(biāo)及其方向角,并將處理結(jié)果發(fā)送給上位機(jī),為自動(dòng)導(dǎo)航提供控制依據(jù)。 本文將彩色路徑的識(shí)別處理過程劃分為三個(gè)階段,第一階段為顏色聚類識(shí)別,以獲得二值路徑圖像,第二階段為數(shù)學(xué)形態(tài)學(xué)運(yùn)算,用于對(duì)第一階段中獲得的二值圖像進(jìn)行去斑處理,第三階段為路徑中心線的定位及其方向角的測(cè)量。圖像傳感器與上位機(jī)的通信采用異步串行方式,由于上位機(jī)需要控制該傳感器執(zhí)行多種任務(wù),作者定義一種基于異步串行通信的應(yīng)用層協(xié)議,用于上位機(jī)對(duì)傳感器的控制。在圖像的顯示中,為了彌補(bǔ)圖像采集的速率和VGA顯示速率的不匹配,作者提出一種基于單端口存儲(chǔ)器的圖像幀緩沖機(jī)制,通過VGA接口將采集的圖像實(shí)時(shí)地顯示出來。 根據(jù)上述思想,作者完成了系統(tǒng)的硬件電路設(shè)計(jì),并對(duì)整個(gè)系統(tǒng)進(jìn)行了現(xiàn)場(chǎng)調(diào)試。調(diào)試結(jié)果表明,傳感器系統(tǒng)的各個(gè)模塊都能正常工作,F(xiàn)PGA中的數(shù)字邏輯電路能夠?qū)崟r(shí)地將路徑從圖像中準(zhǔn)確地識(shí)別出來,.充分體現(xiàn)了FPGA對(duì)路徑圖像的高速處理優(yōu)勢(shì),達(dá)到了設(shè)計(jì)預(yù)期目標(biāo),在一定程度上豐富了路徑圖像識(shí)別處理的技術(shù)和方法。

    標(biāo)簽: FPGA 路徑識(shí)別 圖像傳感器

    上傳時(shí)間: 2013-04-24

    上傳用戶:ghostparker

  • 基于FPGA的串行通信實(shí)現(xiàn)與CRC校驗(yàn)

    本文應(yīng)用EDA技術(shù),基于FPGA器件設(shè)計(jì)與實(shí)現(xiàn)UART,并采用CRC校驗(yàn)。主要工作如下: 1、在異步串行通信電路部分完全用FPGA來實(shí)現(xiàn)。選用Xilinx公司的SpartanⅢ系列的XC3S1000來實(shí)現(xiàn)異步串行通信的接收、發(fā)送和接口控制功能,利用FPGA集成度比較高,具有在線可編程能力,在其完成各種功能的同時(shí),完全可以將串行通信接口構(gòu)建其中,可根據(jù)實(shí)際需求分配資源。 2、利用VerilogHDL語(yǔ)言非常容易掌握,功能比VHDL更強(qiáng)大的特點(diǎn),可以在設(shè)計(jì)時(shí)不斷修改程序,來適用不同規(guī)模的應(yīng)用,而且采用Verilog輸入法與工藝性無關(guān),利用系統(tǒng)設(shè)計(jì)時(shí)對(duì)芯片的要求,施加不同的約束條件,即可設(shè)計(jì)出實(shí)際電路。 3、利用ModelSim仿真工具對(duì)程序進(jìn)行功能仿真和時(shí)序仿真,以驗(yàn)證設(shè)計(jì)是否能獲得所期望的功能,確定設(shè)計(jì)程序配置到邏輯芯片之后是否可以運(yùn)行,以及程序在目標(biāo)器件中的時(shí)序關(guān)系。 4、為保證數(shù)據(jù)傳輸?shù)恼_性,采用循環(huán)冗余校驗(yàn)CRC(CyclicRedundancyCheck),該編碼簡(jiǎn)單,誤判概率低,為了減少硬件成本,降低硬件設(shè)計(jì)的復(fù)雜度,本設(shè)計(jì)通過CRC算法軟件實(shí)現(xiàn)。 實(shí)驗(yàn)結(jié)果表明,基于EDA技術(shù)的現(xiàn)場(chǎng)可編程門陣列FPGA集成度高,結(jié)構(gòu)靈活,設(shè)計(jì)方法多樣,開發(fā)周期短,調(diào)試方便,修改容易,采用FPGA較好地實(shí)現(xiàn)了串行數(shù)據(jù)的通信功能,并對(duì)數(shù)據(jù)作了一定的處理,本設(shè)計(jì)中為CRC校驗(yàn)。另外,可以利用FPGA的在線可編程特性,對(duì)本設(shè)計(jì)電路進(jìn)行功能擴(kuò)展,以滿足更高的要求。

    標(biāo)簽: FPGA CRC 串行 通信實(shí)現(xiàn)

    上傳時(shí)間: 2013-04-24

    上傳用戶:Altman

  • 串口收發(fā)工具

    使用VB2008制作的串口收發(fā)工具,可以收發(fā)16進(jìn)制數(shù)據(jù),文本(支持ASCII或UNICODE編碼);具備定時(shí)自動(dòng)發(fā)送功能.系統(tǒng)需要.NET FRAMWORK3.5支持.

    標(biāo)簽: 串口 收發(fā)

    上傳時(shí)間: 2013-04-24

    上傳用戶:qq442012091

  • LabVIEW串口通信程序設(shè)計(jì)

    LabVIEW串口通信程序設(shè)計(jì)LabVIEW串口通信程序設(shè)計(jì)LabVIEW串口通信程序設(shè)計(jì)LabVIEW串口通信程序設(shè)計(jì)

    標(biāo)簽: LabVIEW 串口通信 程序設(shè)計(jì)

    上傳時(shí)間: 2013-05-21

    上傳用戶:奈雁歸dxh

  • 串行10位數(shù)模轉(zhuǎn)換器TLC5615及其在單片機(jī)中的應(yīng)用

    本文分析了 T EXAS 儀器公司新推出的串行10 位數(shù)/ 模轉(zhuǎn)換器(DAC) TL C5615 的功能、特點(diǎn)、工作原理及其與A T89C52 單片機(jī)的硬件接口和軟件編程, 提供了一個(gè)新穎實(shí)用的數(shù)/

    標(biāo)簽: 5615 TLC 串行 中的應(yīng)用

    上傳時(shí)間: 2013-05-20

    上傳用戶:redmoons

  • 串口測(cè)試程序源碼.rar

    N 串口調(diào)試工具.rar

    標(biāo)簽: 串口 測(cè)試程序 源碼

    上傳時(shí)間: 2013-07-17

    上傳用戶:thuyenvinh

  • 串口調(diào)試.rar

    一個(gè)很好而小巧的串口調(diào)試助手,支持常用的300-115200bps波特率,能設(shè)置校驗(yàn)、數(shù)據(jù)位和停止位,能以ASCII碼或十六進(jìn)制接收或發(fā)送任何數(shù)據(jù)或字符(包括中文),可以任意設(shè)定自動(dòng)發(fā)送周期,并能將接收數(shù)據(jù)保存成文本文件,能發(fā)送任意大小的文本文件。

    標(biāo)簽: 串口調(diào)試

    上傳時(shí)間: 2013-04-24

    上傳用戶:zxc23456789

  • 1.5_串口調(diào)試助手.rar

    一個(gè)很好而小巧的串口調(diào)試助手,支持常用的300-115200bps波特率,能設(shè)置校驗(yàn)、數(shù)據(jù)位和停止位,能以ASCII碼或十六進(jìn)制接收或發(fā)送任何數(shù)據(jù)或字符(包括中文),可以任意設(shè)定自動(dòng)發(fā)送周期,并能將接收數(shù)據(jù)保存成文本文件,能發(fā)送任意大小的文本文件。

    標(biāo)簽: 1.5 串口 調(diào)試助手

    上傳時(shí)間: 2013-06-25

    上傳用戶:z1191176801

主站蜘蛛池模板: 亚东县| 东乡族自治县| 民乐县| 九龙城区| 枞阳县| 崇仁县| 博乐市| 庆元县| 双流县| 维西| 德化县| 贺兰县| 麟游县| 三门县| 仪征市| 黔西县| 潜山县| 上杭县| 阿图什市| 双辽市| 林芝县| 胶南市| 晋江市| 大邑县| 微博| 尖扎县| 林州市| 恩平市| 太仆寺旗| 措勤县| 游戏| 昌图县| 朝阳市| 赤城县| 铜陵市| 清徐县| 肇庆市| 滕州市| 浦城县| 保山市| 集安市|