<center id="sqiaq"></center>
基于FPGA的串行通信UART控制器，采用VHDL語(yǔ)言編寫，包含多個(gè)子模塊。\r\n在ISE或FPGA的其它開(kāi)發(fā)環(huán)境下新建一個(gè)工程，然后將文檔中的各個(gè)模塊程序添加進(jìn)去，即可運(yùn)行仿真。源程序已經(jīng)過(guò)本人的仿真驗(yàn)證。
標(biāo)簽： FPGA UART 串行通信 控制器
上傳時(shí)間： 2013-09-03
上傳用戶：xieguodong1234
串口通訊接口程序，有對(duì)話的控件。數(shù)據(jù)接收和發(fā)送
標(biāo)簽： DDS-FPGA 串口通訊 接口程序
上傳時(shí)間： 2013-09-04
上傳用戶：kiklkook
用VHDL語(yǔ)言在CPLD上實(shí)現(xiàn)串行通信
標(biāo)簽： VHDL CPLD 語(yǔ)言 串行通信
上傳時(shí)間： 2013-09-06
上傳用戶：q3290766
1、 利用FLEX10的片內(nèi)RAM資源，根據(jù)DDS原理，設(shè)計(jì)產(chǎn)生正弦信號(hào)的各功能模塊和頂層原理圖； 2、 利用實(shí)驗(yàn)板上的TLC7259轉(zhuǎn)換器，將1中得到的正弦信號(hào)，通過(guò)D/A轉(zhuǎn)換，通過(guò)ME5534濾波后在示波器上觀察； 3、 輸出波形要求： 在輸入時(shí)鐘頻率為16KHz時(shí)，輸出正弦波分辨率達(dá)到1Hz； 在輸入時(shí)鐘頻率為4MHz時(shí)，輸出正弦波分辨率達(dá)到256Hz； 4、 通過(guò)RS232C通信，實(shí)現(xiàn)FPGA和PC機(jī)之間串行通信，從而實(shí)現(xiàn)用PC機(jī)改變頻率控制字，實(shí)現(xiàn)對(duì)輸出正弦波頻率的控制。
標(biāo)簽： FPGA PC機(jī) 串行通信 輸出
上傳用戶：zhuimenghuadie
液晶顯示例子,晶振頻率Fosc=8MHz,內(nèi)有仿真文件
標(biāo)簽： Fosc MHz 液晶顯示 晶振
上傳時(shí)間： 2013-09-25
上傳用戶：781354052
Proteus虛擬串口調(diào)試軟件，可以仿真串口，功能強(qiáng)大。
標(biāo)簽： Proteus 虛擬串口 調(diào)試軟件
上傳時(shí)間： 2013-09-27
上傳用戶：wyiman
proteus仿真調(diào)試ATmeg8串口實(shí)驗(yàn)
標(biāo)簽： proteus ATmeg8 仿真調(diào)試 串口
上傳時(shí)間： 2013-09-30
上傳用戶：lalaruby
本指南討論最基本的DAC架構(gòu)：“串”DAC和“溫度計(jì)”DAC。串DAC的起源與開(kāi)爾文爵士有 關(guān)，他于19世紀(jì)中葉發(fā)明了開(kāi)爾文分壓器。串DAC在當(dāng)今頗受歡迎，特別是在典型分辨率 為6到8位的數(shù)字電位計(jì)等應(yīng)用中。溫度計(jì)DAC則相對(duì)獨(dú)立于代碼相關(guān)的開(kāi)關(guān)毛刺，因而是 低失真分段DAC和流水線式ADC的常用構(gòu)建模塊。
標(biāo)簽： DAC 014 MT 架構(gòu)
上傳時(shí)間： 2013-10-14
上傳用戶：zhqzal1014
TLV5616 12 位 3微秒 DAC 串行輸入可編程設(shè)置時(shí)間 功耗
標(biāo)簽： 5616 TLV DAC 12
上傳時(shí)間： 2013-11-02
上傳用戶：xinyuzhiqiwuwu
串入式聲音延時(shí)開(kāi)關(guān)的制作
標(biāo)簽： 聲音延時(shí)開(kāi)關(guān)
上傳時(shí)間： 2013-10-29
上傳用戶：392210346
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
