偉納電子開發(fā)的串口調(diào)試軟件，功能強(qiáng)大，使用方便。
上傳時(shí)間： 2013-04-24
上傳用戶：afeiafei309
隨著計(jì)算機(jī)技術(shù)和通信技術(shù)的迅速發(fā)展，數(shù)字視頻在信息社會(huì)中發(fā)揮著越來越重要的作用，視頻傳輸系統(tǒng)已經(jīng)被廣泛應(yīng)用于交通管理、工業(yè)監(jiān)控、廣播電視、銀行、商場(chǎng)等多個(gè)領(lǐng)域。同時(shí)，F(xiàn)PGA單片規(guī)模的不斷擴(kuò)大，在FPGA芯片內(nèi)部實(shí)現(xiàn)復(fù)雜的數(shù)字信號(hào)處理系統(tǒng)也成為現(xiàn)實(shí)，因此采用FPGA實(shí)現(xiàn)視頻壓縮和傳輸已成為一種最佳選擇。 本文將視頻壓縮技術(shù)和光纖傳輸技術(shù)相結(jié)合，設(shè)計(jì)了一種基于無損壓縮算法的多路數(shù)字視頻光纖傳輸系統(tǒng)，系統(tǒng)利用時(shí)分復(fù)用和無損壓縮技術(shù)，采用串行數(shù)字視頻傳輸?shù)姆绞剑稍谝桓饫w中同時(shí)傳輸8路以上視頻信號(hào)。系統(tǒng)在總體設(shè)計(jì)時(shí)，確定了基于FPGA的設(shè)計(jì)方案，采用ADI公司的AD9280和AD9708芯片實(shí)現(xiàn)A/D轉(zhuǎn)換和D/A轉(zhuǎn)換，在FPGA里實(shí)現(xiàn)系統(tǒng)的時(shí)分復(fù)用/解復(fù)用、視頻數(shù)據(jù)壓縮/解壓縮和線路碼編解碼，利用光收發(fā)一體模塊實(shí)現(xiàn)電光轉(zhuǎn)換和光電轉(zhuǎn)換。視頻壓縮采用LZW無損壓縮算法，用Verilog語言設(shè)計(jì)了壓縮模塊和解壓縮模塊，利用Xilinx公司的IP核生成工具Core Generator生成FIFO來緩存壓縮/解壓縮單元的輸入輸出數(shù)據(jù)，光纖線路碼采用CIMT碼，設(shè)計(jì)了編解碼模塊，解碼過程中，利用數(shù)字鎖相環(huán)來實(shí)現(xiàn)發(fā)射與接收的幀同步，在ISE8.2和Modelsim仿真環(huán)境下對(duì)FPGA模塊進(jìn)行了功能仿真和時(shí)序仿真，并在Spartan-3E開發(fā)板和視頻擴(kuò)展板上完成了系統(tǒng)的硬件調(diào)試與驗(yàn)證工作，實(shí)驗(yàn)證明，系統(tǒng)工作穩(wěn)定，圖像清晰，實(shí)時(shí)傳輸效果好，可用于交通、安防、工業(yè)監(jiān)控等多個(gè)領(lǐng)域。 本文將視頻壓縮和線路碼編解碼在FPGA里實(shí)現(xiàn)，利用FPGA的并行處理優(yōu)勢(shì)，大大提高了系統(tǒng)的處理速度，使系統(tǒng)具有集成度高、靈活性強(qiáng)、調(diào)試方便、抗干擾能力強(qiáng)、易于升級(jí)等特點(diǎn)。
標(biāo)簽： FPGA 數(shù)字視頻 光纖傳輸系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：gzming
數(shù)字信號(hào)處理是信息科學(xué)中近幾十年來發(fā)展最為迅速的學(xué)科之一。常用的實(shí)現(xiàn)高速數(shù)字信號(hào)處理的器件有DSP和FPGA。FPGA具有集成度高、邏輯實(shí)現(xiàn)能力強(qiáng)、速度快、設(shè)計(jì)靈活性好等眾多優(yōu)點(diǎn)，尤其在并行信號(hào)處理能力方面比DSP更具優(yōu)勢(shì)。在信號(hào)處理領(lǐng)域，經(jīng)常需要對(duì)多路信號(hào)進(jìn)行采集和實(shí)時(shí)處理，為解決這一問題，本文設(shè)計(jì)了基于FPGA的數(shù)據(jù)采集和處理系統(tǒng)。 本文首先介紹數(shù)字信號(hào)處理系統(tǒng)的組成和數(shù)字信號(hào)處理的優(yōu)點(diǎn)，然后通過FFT算法的比較選擇和硬件實(shí)現(xiàn)方案的比較選擇，進(jìn)行總體方案的設(shè)計(jì)。在硬件方面，特別討論了信號(hào)調(diào)理模塊、模數(shù)轉(zhuǎn)換模塊、FPGA芯片配置等功能模塊的設(shè)計(jì)方案和硬件電路實(shí)現(xiàn)方法。信號(hào)處理單元的設(shè)計(jì)以Xilinx ISE為軟件平臺(tái)，采用VHDL和IP核的方法，設(shè)計(jì)了時(shí)鐘產(chǎn)生模塊、數(shù)據(jù)滑動(dòng)模塊、FFT運(yùn)算模塊、求模運(yùn)算模塊、信號(hào)控制模塊，完成信號(hào)處理單元的設(shè)計(jì)，并采用ModelSim仿真工具進(jìn)行相關(guān)的時(shí)序仿真。最后利用MATLAB對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證，達(dá)到技術(shù)指標(biāo)要求。
標(biāo)簽： 同步數(shù)據(jù)采集 處理系統(tǒng)
上傳時(shí)間： 2013-07-07
上傳用戶：小火車?yán)怖怖?/p>
51串口通信計(jì)算器、51串口通信計(jì)算器 方便實(shí)用！！！
上傳時(shí)間： 2013-05-18
上傳用戶：ziyu_job1234
fpga與串口的不匹配問題的解決，通過這個(gè)實(shí)例做了一個(gè)講解。
上傳時(shí)間： 2013-05-17
上傳用戶：qwe1234
了解51單片機(jī)的串口通信的原理，以及如何去編程
上傳時(shí)間： 2013-06-01
上傳用戶：rishian
隨著數(shù)字時(shí)代的到來，信息化程度的不斷提高，人們相互之間的信息和數(shù)據(jù)交換日益增加。正交幅度調(diào)制器(QAM Modulator)作為一種高頻譜利用率的數(shù)字調(diào)制方式，在數(shù)字電視廣播、固定寬帶無線接入、衛(wèi)星通信、數(shù)字微波傳輸?shù)葘拵ㄐ蓬I(lǐng)域得到了廣泛應(yīng)用。 近年來，集成電路和數(shù)字通信技術(shù)飛速發(fā)展，F(xiàn)PGA作為集成度高、使用方便、代碼可移植性等優(yōu)點(diǎn)的通用邏輯開發(fā)芯片，在電子設(shè)計(jì)行業(yè)深受歡迎，市場(chǎng)占有率不斷攀升。本文研究基于FPGA與AD9857實(shí)現(xiàn)四路QAM調(diào)制的全過程。FPGA實(shí)現(xiàn)信源處理、信道編碼輸出四路基帶I/Q信號(hào)，AD9857實(shí)現(xiàn)對(duì)四路I/Q信號(hào)的調(diào)制，輸出中頻信號(hào)。本文具體內(nèi)容總結(jié)如下: 1.介紹國內(nèi)數(shù)字電視發(fā)展?fàn)顩r、國內(nèi)國際的數(shù)字電視標(biāo)準(zhǔn)，并詳細(xì)介紹國內(nèi)有線電視的系統(tǒng)組成及QAM調(diào)制器的發(fā)展過程。 2.研究了QAM調(diào)制原理，其中包括信源編碼、TS流標(biāo)準(zhǔn)格式轉(zhuǎn)換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過程，包括能量擴(kuò)散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設(shè)計(jì)，其中包括詳細(xì)研究了FPGA與AD9857的電路設(shè)計(jì)、在allegro下的PCB設(shè)計(jì)及光繪文件的制作，并做成成品。 4.簡(jiǎn)單介紹了FPGA的開發(fā)流程。 5.深入研究了基于FPAG代碼開發(fā)，其中主要包括I2C接口實(shí)現(xiàn)，ASI到SPI的轉(zhuǎn)換，信道編碼中的TS流包處理、能量擴(kuò)散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼的實(shí)現(xiàn)及AD9857的FPGA控制使其實(shí)現(xiàn)四路QAM的調(diào)制。 6.介紹代碼測(cè)試、電路測(cè)試及系統(tǒng)指標(biāo)測(cè)試。 最終系統(tǒng)指標(biāo)測(cè)試表明基于FPGA與AD9857的四路DVB-C調(diào)制器基本達(dá)到了國標(biāo)的要求。
上傳時(shí)間： 2013-07-05
上傳用戶：leehom61
針對(duì)當(dāng)前市場(chǎng)上流行的高性能三相信號(hào)發(fā)生器價(jià)格昂貴，性價(jià)比低的問題。本課題開發(fā)了一種輸出精度較高，價(jià)格低廉的三相六路信號(hào)發(fā)生器。其中三路輸出為電壓信號(hào)，另外三路輸出為電流信號(hào)，從而模擬三相交流電，應(yīng)用于儀器的校...
標(biāo)簽： FPGA 三相 信號(hào)發(fā)生器
上傳時(shí)間： 2013-05-19
上傳用戶：時(shí)代電子小智
采用狀態(tài)機(jī)和消息機(jī)制的串口接收程序
標(biāo)簽： 狀態(tài) 消息機(jī)制 串口接收 程序
上傳時(shí)間： 2013-04-24
上傳用戶：huangping588
本文針對(duì)由FPGA構(gòu)成的高速數(shù)據(jù)采集系統(tǒng)數(shù)據(jù)處理能力弱的問題，提出FPGA與單片機(jī)實(shí)現(xiàn)數(shù)據(jù)串行通信的解決方
上傳時(shí)間： 2013-04-24
上傳用戶：cuicuicui
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
