115.2k串行口通信程序，校驗方式為簡單雙向校驗.
標(biāo)簽： 115.2 串行口 通信程序
上傳時間： 2014-01-08
上傳用戶：問題問題
異步通信串行口設(shè)計實例 做異步串行通信的可以用來參考一下
標(biāo)簽： 異步通信 串行口 異步串行通信 設(shè)計實例
上傳時間： 2015-10-27
上傳用戶：eclipse
TLV1544與TMS320VC5402通過串行口連接，此時，A／D轉(zhuǎn)換芯片作為從設(shè)備，DSP提供幀同步和輸入／輸出時鐘信號。TLV1544與DSP之間數(shù)據(jù)交換的時序圖如圖3所示。 開始時， 為高電平（芯片處于非激活狀態(tài)），DATA IN和I/OCLK無效，DATAOUT處于高阻狀態(tài)。當(dāng)串行接口使CS變低（激活），芯片開始工作，I／OCLK和DATAIN能使DATA OUT不再處于高阻狀態(tài)。DSP通過I／OCLK引腳提供輸入／輸出時鐘8序列，當(dāng)由DSP提供的幀同步脈沖到來后，芯片從DATA IN接收4 b通道選擇地址，同時從DATAOUT送出的前一次轉(zhuǎn)換的結(jié)果，由DSP串行接收。I／OCLK接收DSP送出的輸入序列長度為10～16個時鐘周期。前4個有效時鐘周期，將從DATAIN輸入的4 b輸入數(shù)據(jù)裝載到輸入數(shù)據(jù)寄存器，選擇所需的模擬通道。接下來的6個時鐘周期提供模擬輸入采樣的控制時間。模擬輸入的采樣在前10個I／O時鐘序列后停止。第10個時鐘沿（確切的I／O時鐘邊緣，即上升沿或下降沿，取決于操作的模式選擇）將EOC變低，轉(zhuǎn)換開始。
標(biāo)簽： 1544 5402 TLV 320
上傳時間： 2014-12-05
上傳用戶：yepeng139
uart串行口,用Verilog編寫的.供大家參考
標(biāo)簽： Verilog uart 串行口 編寫
上傳時間： 2013-12-15
上傳用戶：417313137
通過AT89C51的串行口通訊,能夠讀取Escort_95系列的數(shù)字式表頭的電壓和電流等信號.
標(biāo)簽： Escort 89C C51 AT
上傳時間： 2015-12-10
上傳用戶：李彥東
串行口的設(shè)計，可以通過串行口與計算機相連，實現(xiàn)通訊的功能
標(biāo)簽： 串行口
上傳時間： 2013-12-16
上傳用戶：zaizaibang
linux/unix下的串行口操作測試程序（C語言）
標(biāo)簽： linux unix C語言 串行口
上傳時間： 2013-12-20
上傳用戶：wl9454
串行口通信程序， 校驗方式為簡單雙向校驗
標(biāo)簽： 串行口 通信程序
上傳時間： 2015-12-22
上傳用戶：gxf2016
單片機系統(tǒng)多串行口設(shè)計技術(shù)研究,在單片機領(lǐng)域上的應(yīng)用
標(biāo)簽： 單片機系統(tǒng) 串行口 單片機 設(shè)計技術(shù)
上傳時間： 2014-09-09
上傳用戶：jjj0202
ARM 的串行口代碼,編程實現(xiàn)ARM 的UART 通訊.
標(biāo)簽： ARM UART 串行口 代碼
上傳時間： 2016-01-03
上傳用戶：dengzb84
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
