<input id="go0c0"></input>
本文介紹使用VB6.0開發(fā)工具實(shí)現(xiàn)PC機(jī)與單片機(jī)的串行通訊的基本原理和方法。并結(jié)合具體實(shí)例給出使用RS-232接口進(jìn)行串行通信的基本程序。隨著計(jì)算機(jī)技術(shù)尤其是單片微型機(jī)技術(shù)的發(fā)展，人們已越來越
標(biāo)簽： PC機(jī)與單片機(jī) 串行通訊
上傳時(shí)間： 2013-04-24
上傳用戶：1222
ADS7824是美國(guó)BB公司生產(chǎn)的12位開關(guān)電容式逐次逼近型模/數(shù)轉(zhuǎn)換芯片.它具有與CPU的并行/串行接口,功耗低,片上資源豐富,接口靈活等特點(diǎn).文中詳細(xì)介紹了ADS7824的工作原理、引腳定義、工作
上傳時(shí)間： 2013-07-08
上傳用戶：yy307115118
有關(guān)于串行下載線的原理圖，大家來看看吧多大
上傳時(shí)間： 2013-07-24
上傳用戶：miaochun888
本文詳述了使用VB和C51實(shí)現(xiàn)PC機(jī)和單片機(jī)串行通信的開發(fā)方法，并簡(jiǎn)要地介紹了VB通訊控件及其使用方法，給出了調(diào)試程序。關(guān)鍵詞：Visual Basic 單片機(jī)串行通信Abstract
標(biāo)簽： 溫控系統(tǒng) PC機(jī)與單片機(jī) 串行
上傳時(shí)間： 2013-05-24
上傳用戶：米卡
介紹了三菱FX2N 系列PLC 在串行通訊技術(shù)中使用無協(xié)議數(shù)據(jù)傳輸?shù)闹噶罡袷剑约皢纹瑱C(jī)與其通訊的軟硬件實(shí)現(xiàn)方法。關(guān)鍵詞：PLC RS485 接口 無協(xié)議數(shù)據(jù)傳輸 打碼機(jī)控制器
標(biāo)簽： PLC 單片機(jī) 三菱 協(xié)議
上傳時(shí)間： 2013-05-20
上傳用戶：浮塵6666
這篇應(yīng)用指南的目標(biāo)讀者是數(shù)字 系統(tǒng)設(shè)計(jì)師，他們?cè)谘邪l(fā)過程中會(huì)用 到模擬和數(shù)字元器件，包括采用串行 總線的微控制器和DSP系統(tǒng)。本文討 論調(diào)試串行總線設(shè)計(jì)所面臨的挑戰(zhàn)和 新的解決方案，這些串行總線包括控 制器局域網(wǎng) (CAN)、集成電路間總線 (I2C)、串行外設(shè)接口 (SPI) 或通用串行 總線 (USB)。
標(biāo)簽： 混合信號(hào)示波器 串行 總線系統(tǒng) 應(yīng)用指南
上傳時(shí)間： 2013-06-15
上傳用戶：user08x
在以單片機(jī)為核心的多級(jí)分布式系統(tǒng)中，常常需要擴(kuò)展單片機(jī)的串行通信口，本文分別介紹了基于SP2538 專用串行口擴(kuò)展芯片及Intel8251 的兩種串行口擴(kuò)展方法，并給出了實(shí)際的硬件電路原理及相應(yīng)的通信
標(biāo)簽： 51單片機(jī) 串行口 擴(kuò)展方法
上傳時(shí)間： 2013-08-01
上傳用戶：15679277906
C語言實(shí)現(xiàn)RS232上、下位機(jī)串行通信 C語言實(shí)現(xiàn)RS232上、下位機(jī)串行通信
上傳時(shí)間： 2013-06-03
上傳用戶：haobin315
介紹了西門子S7–200 系列 PLC 的自由口通信模式及在Windows 環(huán)境下應(yīng)用VC++6.0 實(shí)現(xiàn)PC 機(jī)與PLC串行通信的編程方法，開發(fā)了玻璃器皿沖壓機(jī)上位機(jī)監(jiān)控系統(tǒng)。實(shí)際運(yùn)行證明，該監(jiān)控系
上傳時(shí)間： 2013-06-28
上傳用戶：branblackson
本文應(yīng)用EDA技術(shù)，基于FPGA器件設(shè)計(jì)與實(shí)現(xiàn)UART，并采用CRC校驗(yàn)。主要工作如下： 1、在異步串行通信電路部分完全用FPGA來實(shí)現(xiàn)。選用Xilinx公司的SpartanⅢ系列的XC3S1000來實(shí)現(xiàn)異步串行通信的接收、發(fā)送和接口控制功能，利用FPGA集成度比較高，具有在線可編程能力，在其完成各種功能的同時(shí)，完全可以將串行通信接口構(gòu)建其中，可根據(jù)實(shí)際需求分配資源。 2、利用VerilogHDL語言非常容易掌握，功能比VHDL更強(qiáng)大的特點(diǎn)，可以在設(shè)計(jì)時(shí)不斷修改程序，來適用不同規(guī)模的應(yīng)用，而且采用Verilog輸入法與工藝性無關(guān)，利用系統(tǒng)設(shè)計(jì)時(shí)對(duì)芯片的要求，施加不同的約束條件，即可設(shè)計(jì)出實(shí)際電路。 3、利用ModelSim仿真工具對(duì)程序進(jìn)行功能仿真和時(shí)序仿真，以驗(yàn)證設(shè)計(jì)是否能獲得所期望的功能，確定設(shè)計(jì)程序配置到邏輯芯片之后是否可以運(yùn)行，以及程序在目標(biāo)器件中的時(shí)序關(guān)系。 4、為保證數(shù)據(jù)傳輸?shù)恼_性，采用循環(huán)冗余校驗(yàn)CRC(CyclicRedundancyCheck)，該編碼簡(jiǎn)單，誤判概率低，為了減少硬件成本，降低硬件設(shè)計(jì)的復(fù)雜度，本設(shè)計(jì)通過CRC算法軟件實(shí)現(xiàn)。 實(shí)驗(yàn)結(jié)果表明，基于EDA技術(shù)的現(xiàn)場(chǎng)可編程門陣列FPGA集成度高，結(jié)構(gòu)靈活，設(shè)計(jì)方法多樣，開發(fā)周期短，調(diào)試方便，修改容易，采用FPGA較好地實(shí)現(xiàn)了串行數(shù)據(jù)的通信功能，并對(duì)數(shù)據(jù)作了一定的處理，本設(shè)計(jì)中為CRC校驗(yàn)。另外，可以利用FPGA的在線可編程特性，對(duì)本設(shè)計(jì)電路進(jìn)行功能擴(kuò)展，以滿足更高的要求。
標(biāo)簽： FPGA CRC 串行 通信實(shí)現(xiàn)
上傳時(shí)間： 2013-04-24
上傳用戶：Altman
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<bdo id="ymyk2"></bdo>
<bdo id="ymyk2"></bdo>
