亚洲蜜臀av乱码久久精品,日韩国产激情在线,8x8ⅹ拨牐拨牐拨牐在线观看

串行通信技術(shù)

基于USB的串行通信軟硬件設(shè)計(jì)

基于USB的串行通信軟硬件設(shè)計(jì)

標(biāo)簽： USB 串行通信軟硬件設(shè)計(jì)

上傳時(shí)間： 2013-08-04

上傳用戶(hù)：eeworm
基于USB的串行通信軟硬件設(shè)計(jì)-41頁(yè)-0.8M.pdf

專(zhuān)輯類(lèi)-數(shù)字處理及顯示技術(shù)專(zhuān)輯-106冊(cè)-9138M 基于USB的串行通信軟硬件設(shè)計(jì)-41頁(yè)-0.8M.pdf

標(biāo)簽： USB 0.8 41

上傳時(shí)間： 2013-07-19

上傳用戶(hù)：yatouzi118
基于FPGA的SCI串行通信接口的研究與實(shí)現(xiàn).rar

國(guó)家863項(xiàng)目“飛行控制計(jì)算機(jī)系統(tǒng)FC通信卡研制”的任務(wù)是研究設(shè)計(jì)符合CPCI總線標(biāo)準(zhǔn)的FC通信卡。本課題是這個(gè)項(xiàng)目的進(jìn)一步引伸，用于設(shè)計(jì)SCI串行通信接口，以實(shí)現(xiàn)環(huán)上多計(jì)算機(jī)系統(tǒng)間的高速串行通信。本文以此項(xiàng)目為背景，對(duì)基于FPGA的SCI串行通信接口進(jìn)行研究與實(shí)現(xiàn)。論文先概述SCI協(xié)議，接著對(duì)SCI串行通信接口的兩個(gè)模塊：SCI節(jié)點(diǎn)模型模塊和CPCI總線接口模塊的功能和實(shí)現(xiàn)進(jìn)行了詳細(xì)的論述。 SCI節(jié)模型包含Aurora收發(fā)模塊、中斷進(jìn)程、旁路FIFO、接受和發(fā)送存儲(chǔ)器、地址解碼、MUX。在SCI節(jié)點(diǎn)模型的實(shí)現(xiàn)上，利用FPGA內(nèi)嵌的RocketIO高速串行收發(fā)器實(shí)現(xiàn)主機(jī)之間的高速串行通信，并利用Aurora IP核實(shí)現(xiàn)了Aurora鏈路層協(xié)議；設(shè)計(jì)一個(gè)同步FIFO實(shí)現(xiàn)旁路FIFO；利用FPGA上的塊RAM實(shí)現(xiàn)發(fā)送和接收存儲(chǔ)器；中斷進(jìn)程、地址解碼和多路復(fù)合分別在控制邏輯中實(shí)現(xiàn)。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶(hù)邏輯三個(gè)部分。本課題中，采用FPGA+PCI軟核的方法來(lái)實(shí)現(xiàn)CPCI總線接口。PCI核作為PCI總線與用戶(hù)邏輯之間的橋梁：PCI核的配置模塊負(fù)責(zé)對(duì)PCI核進(jìn)行配置，得到用戶(hù)需要的PCI核；用戶(hù)邏輯模塊負(fù)責(zé)實(shí)現(xiàn)整個(gè)通信接口具體的內(nèi)部邏輯功能；并引入中斷機(jī)制來(lái)提高SCI通信接口與主機(jī)之間數(shù)據(jù)交換的速率。設(shè)計(jì)選用硬件描述語(yǔ)言VerilogHDL和VHDL，在開(kāi)發(fā)工具Xilinx ISE7.1中完成整個(gè)系統(tǒng)的設(shè)計(jì)、綜合、布局布線，利用Modelsim進(jìn)行功能及時(shí)序仿真，使用DriverWorks為SCI串行通信接口編寫(xiě)WinXP下的驅(qū)動(dòng)程序，用VC++6.0編寫(xiě)相應(yīng)的測(cè)試應(yīng)用程序。最后，將FPGA設(shè)計(jì)下載到FC通信卡中運(yùn)行，并利用ISE內(nèi)嵌的ChipScope Pro虛擬邏輯分析儀對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證，運(yùn)行結(jié)果正常。文章最后分析傳輸性能上的原因，指出工作中的不足之處和需要進(jìn)一步完善的地方。

標(biāo)簽： FPGA SCI 串行通信接口

上傳時(shí)間： 2013-04-24

上傳用戶(hù)：竺羽翎2222
TMS320系列DSP與C51單片機(jī)之間一種全新串行通信模式.rar

單片機(jī)與DSP之間通信問(wèn)題一直是大家關(guān)注得焦點(diǎn)，目前已出現(xiàn)的不少解決方案但大多針對(duì)于5V工作電壓的DSP系統(tǒng),筆者對(duì)諸方案進(jìn)行詳細(xì)比較分析,發(fā)現(xiàn)多數(shù)并未從根本上解決不同系統(tǒng)之間通信的電平轉(zhuǎn)換問(wèn)題,面對(duì)工作電壓并不唯一的 DSP芯片系列,在此提出一種全新的串行通信模式,經(jīng)濟(jì)有效地解決了通信中電平轉(zhuǎn)換問(wèn)題可靠地實(shí)現(xiàn)數(shù)據(jù)交換,并且在實(shí)際開(kāi)發(fā) 的直流無(wú)刷電機(jī)變頻器人機(jī)界面與控制核心TMS320LF2407 DSP之間串行通信中驗(yàn)證了其可行性。

標(biāo)簽： TMS 320 DSP C51

上傳時(shí)間： 2013-07-18

上傳用戶(hù)：abc123456.
單片機(jī)溫度采集器與PC104分站的串行通信

單片機(jī)溫度采集器與PC104分站的串行通信:用PC104 模塊組建的礦井變電所采集分站,具有強(qiáng)大的以太網(wǎng)和CAN 總線通信功能。在PC104模塊底板上,設(shè)計(jì)了一個(gè)基于89C2051 單片機(jī)的溫度采集器

標(biāo)簽： 104 PC 單片機(jī) 分

上傳時(shí)間： 2013-07-04

上傳用戶(hù)：xyipie
C語(yǔ)言實(shí)現(xiàn)RS232上、下位機(jī)串行通信

C語(yǔ)言實(shí)現(xiàn)RS232上、下位機(jī)串行通信 C語(yǔ)言實(shí)現(xiàn)RS232上、下位機(jī)串行通信

標(biāo)簽： 232 RS C語(yǔ)言下位機(jī)

上傳時(shí)間： 2013-06-03

上傳用戶(hù)：haobin315
利用VC++6.0實(shí)現(xiàn)上位機(jī)與PLC的串行通信

介紹了西門(mén)子S7–200 系列 PLC 的自由口通信模式及在Windows 環(huán)境下應(yīng)用VC++6.0 實(shí)現(xiàn)PC 機(jī)與PLC串行通信的編程方法，開(kāi)發(fā)了玻璃器皿沖壓機(jī)上位機(jī)監(jiān)控系統(tǒng)。實(shí)際運(yùn)行證明，該監(jiān)控系

標(biāo)簽： 6.0 PLC VC 上位機(jī)

上傳時(shí)間： 2013-06-28

上傳用戶(hù)：branblackson
基于FPGA的串行通信實(shí)現(xiàn)與CRC校驗(yàn)

本文應(yīng)用EDA技術(shù)，基于FPGA器件設(shè)計(jì)與實(shí)現(xiàn)UART，并采用CRC校驗(yàn)。主要工作如下： 1、在異步串行通信電路部分完全用FPGA來(lái)實(shí)現(xiàn)。選用Xilinx公司的SpartanⅢ系列的XC3S1000來(lái)實(shí)現(xiàn)異步串行通信的接收、發(fā)送和接口控制功能，利用FPGA集成度比較高，具有在線可編程能力，在其完成各種功能的同時(shí)，完全可以將串行通信接口構(gòu)建其中，可根據(jù)實(shí)際需求分配資源。 2、利用VerilogHDL語(yǔ)言非常容易掌握，功能比VHDL更強(qiáng)大的特點(diǎn)，可以在設(shè)計(jì)時(shí)不斷修改程序，來(lái)適用不同規(guī)模的應(yīng)用，而且采用Verilog輸入法與工藝性無(wú)關(guān)，利用系統(tǒng)設(shè)計(jì)時(shí)對(duì)芯片的要求，施加不同的約束條件，即可設(shè)計(jì)出實(shí)際電路。 3、利用ModelSim仿真工具對(duì)程序進(jìn)行功能仿真和時(shí)序仿真，以驗(yàn)證設(shè)計(jì)是否能獲得所期望的功能，確定設(shè)計(jì)程序配置到邏輯芯片之后是否可以運(yùn)行，以及程序在目標(biāo)器件中的時(shí)序關(guān)系。 4、為保證數(shù)據(jù)傳輸?shù)恼_性，采用循環(huán)冗余校驗(yàn)CRC(CyclicRedundancyCheck)，該編碼簡(jiǎn)單，誤判概率低，為了減少硬件成本，降低硬件設(shè)計(jì)的復(fù)雜度，本設(shè)計(jì)通過(guò)CRC算法軟件實(shí)現(xiàn)。實(shí)驗(yàn)結(jié)果表明，基于EDA技術(shù)的現(xiàn)場(chǎng)可編程門(mén)陣列FPGA集成度高，結(jié)構(gòu)靈活，設(shè)計(jì)方法多樣，開(kāi)發(fā)周期短，調(diào)試方便，修改容易，采用FPGA較好地實(shí)現(xiàn)了串行數(shù)據(jù)的通信功能，并對(duì)數(shù)據(jù)作了一定的處理，本設(shè)計(jì)中為CRC校驗(yàn)。另外，可以利用FPGA的在線可編程特性，對(duì)本設(shè)計(jì)電路進(jìn)行功能擴(kuò)展，以滿(mǎn)足更高的要求。

標(biāo)簽： FPGA CRC 串行通信實(shí)現(xiàn)

上傳時(shí)間： 2013-04-24

上傳用戶(hù)：Altman
FPGA和單片機(jī)串行通信接口的實(shí)現(xiàn)

本文針對(duì)由FPGA構(gòu)成的高速數(shù)據(jù)采集系統(tǒng)數(shù)據(jù)處理能力弱的問(wèn)題，提出FPGA與單片機(jī)實(shí)現(xiàn)數(shù)據(jù)串行通信的解決方

標(biāo)簽： FPGA 單片機(jī)串行通信接口

上傳時(shí)間： 2013-04-24

上傳用戶(hù)：cuicuicui
基于VB的DSP與上位機(jī)串行通信設(shè)計(jì)

· 摘要：以實(shí)例介紹了利用MZX3232芯片實(shí)現(xiàn)TMS320F2812與上位機(jī)的串行通信,給出了硬件電路,設(shè)計(jì)了串行通信程序.詳細(xì)說(shuō)明了利用Visual Basic6.0通信控件進(jìn)行通信的方法,并給出了程序流程圖和部分源程序.實(shí)驗(yàn)表明,該串行通信方法傳輸數(shù)據(jù)準(zhǔn)確可靠,具有實(shí)用價(jià)值.

標(biāo)簽： DSP 上位機(jī) 串行通信設(shè)計(jì)

上傳時(shí)間： 2013-04-24

上傳用戶(hù)：cmc_68289287