国产精品国产福利国产秒拍 ,久久激情网站,中文字幕亚洲一区二区va在线

主控接口

基于FPGA的PCI總線接口橋接邏輯

隨著信息技術的發展，數字信號的采集與處理在科學研究、工業生產、航空航天、醫療衛生等部門得到越來越廣泛的應用，這些應用中對數字信號的傳輸速度提出了比較高的要求。傳統的基于ISA總線的信號傳輸效率低，嚴重制約著系統性能的提高。 PCI總線以其高性能、低成本、開放性、軟件兼容性等眾多優點成為當今最流行的計算機局部總線。但是，由于PCI總線硬件接口復雜、不易于接入、協議規范比較繁瑣等缺點，常常需要專用的接口芯片作為橋接，為了解決這一系列問題，本文提出了一種基于FPGA的PCI總線接口橋接邏輯的實現方案，支持PCI突發訪問方式，突發長度為8至128個雙字長度，核心FPGA芯片采用ALTERA公司的CYCLONE FPGA系列的EP1C6Q240C8，容量為6000個邏輯宏單元，速度為-8，編譯后系統速度可以達到80MHz，取得了良好的效果。基于FPGA的PCI總線接口橋接邏輯的核心是PCI接口模塊。在硬件方面，特別討論了PCI接口模塊、地址轉換模塊、數據緩沖模塊、外部接口模塊和SRAM DMA控制模塊等五個功能模塊的設計方案和硬件電路實現方法，著重分析了PCI接口模塊的數據傳輸方式，采用模塊化的方法設計了內部控制邏輯，并進行了相關的時序仿真和邏輯驗證，硬件需要軟件的配合才能實現其功能，因此設備驅動程序的設計是一個重要部分，論文研究了Windows XP體系結構下的WDM驅動模式的組成、開發設備驅動程序的工具以及開發系統實際硬件的設備驅動程序時的一些關鍵技術。本文最后利用基于FPGA的PCI總線接口橋接邏輯中的關鍵技術，對PCI數據采集卡進行了整體方案的設計。該系統采用Altera公司的cyclone Ⅱ系列FPGA實現。

標簽： FPGA PCI 總線接口橋接

上傳時間： 2013-05-22

上傳用戶：彭玖華
基于FPGA的PROFIBUSDP從站接口研究

PROFIBUS現場總線技術是當今控制領域的一個熱點。目前國內對于PROFIBUS-DP的應用和研究主要以西門子等國外大公司的成套設備為主，用單片機+固態程序的方法做PROFIBUS-DP接口控制器的技術比較成熟，而自主開發PROFIBUS-DP通用接口的研究卻比較少。針對這一現狀，本論文采用FPGA做控制器，提出了基于FPGA技術的從站接口通信模塊的設計方案，使具有RS-232接口的從站可以通過該接口通信模塊與PROFIBUS-DP主站進行通訊連接。論文首先對PROFIBUS現場總線技術進行概述，主要從現場總線的技術特點、協議結構、傳輸技術、存取協議等方面進行介紹。對PROFIBUS-DP系統組成和配置、工作方式及數據傳遞、DP的功能和從站狀態機制等進行研究和分析。然后詳細論述了基于PROFIBUS-DP的通信接口的硬件及軟件實現。在硬件設計中，本文從PROFIBUS協議芯片SPC3實現的具體功能出發，結合EDA(Electronic Design Amomation)設計自項向下的設計思想，給出了總線接口的總體設計方案。同時給出其設計邏輯框圖、算法流程圖、引腳說明以及部分模塊的仿真結果。并充分考慮了硬件的通用性及將來的擴展。本設計使用VHDL描述，在此基礎之上采用專門的綜合軟件對設計進行了綜合優化，最后在FPGA(Field Programmable Gate Array)芯片EP1C6上得以實現。在軟件設計中，詳細介紹了通信接口的軟件設計實現，包括狀態機的實現、各種通信報文的實現、GSD文件的編寫等。再通過Siemens公司的CP5611網絡接口卡和PC機做主站，使用COMPROFIBUS組態軟件，組建系統進行通訊測試，得到良好結果。

標簽： PROFIBUSDP FPGA 接口

上傳時間： 2013-05-25

上傳用戶：xwd2010
TS流復用器及其接口

在數字電視系統中，MPEG-2編碼復用器是系統傳輸的核心環節，所有的節目、數據以及各種增值服務都是通過復用打包成傳輸流傳輸出去。目前，只有少數公司掌握復用器的核心算法技術，能夠采用MPEG-2可變碼率統計復用方法提高帶寬利用率，保證高質量圖像傳輸。由于目前正處廣播電視全面向數字化過渡期間，市場潛力巨大，因此對復用器的研究開發非常重要。本文針對復用器及其接口技術進行研究并設計出成形產品。文中首先對MPEG-2標準及NIOS Ⅱ軟核進行分析。重點研究了復用器中的部分關鍵技術：PSI信息提取及重構算法、PID映射方法、PCR校正及CRC校驗算法，給出了實現方法，并通過了硬件驗證。然后對復用器中主要用到的AsI接口和DS3接口進行了分析與研究，給出了設計方法，并通過了硬件驗證。本文的主要工作如下： ●首先對復用器整體功能進行詳細分析，并劃分軟硬件各自需要完成的功能。給出復用器的整體方案以及ASI接口和DS3接口設計方案。 ●在FPGA上采用c語言實現了PSI信息提取與重構算法。 ●給出了實現快速的PID映射方法，并根據FPGA特點給出一種新的PID映射方法，減少了邏輯資源的使用，提高了穩定性。 ●采用Verilog設計了SI信息提取與重構的硬件平臺，并用c語言實現了SDT表的提取與重構算法，在FPGA中成功實現了動態分配內存空間。 ●在FPGA上實現了．ASI接口，主要分析了位同步的實現過程，實現了一種新的快速實現字節同步的設計。 ●在FPGA上實現了DS3接口，提出并實現了一種兼容式DS3接口設計。并對幀同步設計進行改進。 ●完成部分PCB版圖設計，并進行調試監測。本復用器設計最大特點是將軟件設計和硬件設計進行合理劃分，硬件平臺及接口采用Verilog語言實現，PSI信息算法主要采用c語言實現。這種軟硬件的劃分使系統設計更加靈活，且軟件設計與硬件設計可同時進行，極大的提高了工作效率。整個項目設計采用verilog和c兩種語言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE兩種設計平臺下設計實現。根據此方案已經開發出兩臺帶有ASI和DS3接口的數字電視TS流復用器，經測試達到了預期的性能和技術指標。

標簽： TS流復用器接口

上傳時間： 2013-06-10

上傳用戶：01010101
基于FPGA的USB接口數據采集系統研究

隨著科學技術水平的不斷提高，在科研和生產過程中為了更加真實的反映被測對象的性質，對測試系統的性能要求越來越高。傳統的測試裝置，由于傳輸速度低或安裝不便等問題已不能滿足科研和生產的實際需要。USB技術的出現很好的解決了上述問題。USB總線具有支持即插即用、易于擴展、傳輸速率高(USB2.0協議下為480Mbps)等優點，已逐漸得到廣泛的應用。本課題研究并設計了一套基于USB2.0的數據采集系統。論文首先詳細介紹了USB總線協議，然后從系統的總體結構、硬件電路、軟件程序以及系統性能檢測等幾個方面，詳細闡述了系統的設計思想和實現方案。系統采用雙12位A/D轉換器，提供兩條模擬信號通道，可以同時采集雙路信號，最高的采樣率為200KHz。USB接口芯片采用Cypress公司的CY7C68013。論文詳細介紹了其在SlaveFIFO接口模式下的電路設計和程序設計。系統應用FPGA芯片作系統的核心控制，控制系統的數據采集和與USB接口芯片的數據交換，并產生其中的邏輯控制信號和時序信號。同時應用FPGA芯片作系統的核心控制可提高了系統穩定性、減小設備的體積。系統的軟件設計，主要包括FPGA芯片中的邏輯、時序控制程序、8051固件程序、客戶應用程序及其驅動程序。客戶端選擇了微軟的Visual Studio6.0 C++作開發平臺，雖然增加了復雜程度，但是軟件執行效率及重用性均得到提高。最后，應用基于USB2.0的數據采集系統測試標準信號及電木的導熱系數，以驗證測試系統的可靠信與準確性。

標簽： FPGA USB 接口數據采集

上傳時間： 2013-04-24

上傳用戶：鳳臨西北
基于FPGA的多功能測試儀的開發

測試儀廣泛應用于國民經濟和國防建設的各個領域，是科研和生產不可或缺的重要裝備之一。其工作原理是由信號發生裝置向被測對象發送激勵信號，同時由信號采集與處理裝置通過傳感器采集被測對象的響應信號，并送到上位機進行數據分析和處理。本文研究采用靈活的現場可編程邏輯陣列FPGA為核心，協調整個儀器的運轉，并采用先進的USB總線技術，將信號發生、信號采集與處理有機地集成為一體的多功能測試儀。本文的第一章介紹了測試儀及其研究應用現狀，根據儀器的成本、便攜性和通用性要求不斷提高的發展趨勢，提出了本課題的研究任務和關鍵技術；第二章從硬件和軟件兩個方面討論了測試儀的總體設計方案，并且分別詳述了電源模塊、USB模塊、FPGA模塊、DSP模塊、A/D模塊、D/A模塊這六個功能模塊的硬件設計；第三章討論了USB模塊相關的軟件設計，其中包含USB固件設計、驅動程序設計和客戶應用程序設計三個方面的內容，詳細論述了各部分軟件的架構和主要功能模塊的實現。第四章討論了主控器FPGA的設計，是本文的核心部分。先從總體上介紹了FPGA的設計方案，然后從MCU模塊、信號采集模塊、信號發生模塊三部分具體描述了其實現方式。軟件設計上采用了模塊化的設計思想，使得結構清晰，可讀性強，易于進一步開發；并且靈活的使用了有限狀態機，大大提高了程序的穩定性和運行效率。第五章介紹了DSP模塊的設計，討論了波形生成的原理及實現，并提出了與FPGA接口的方式。第六章詳細描述了實驗的步驟和結果，分別從單通道采樣和多通道采樣兩方面實驗，驗證了儀器的性能和設計的可行性。

標簽： FPGA 多功能測試儀

上傳時間： 2013-06-25

上傳用戶：moqi
1553B總線接口技術研究及FPGA實現

本論文在詳細研究MIL-STD-1553B數據總線協議以及參考國外芯片設計的基礎上，結合目前新興的EDA技術和大規模可編程技術，提出了一種全新的基于FPGA的1553B總線接口芯片的設計方法。從專用芯片實現的具體功能出發，結合自頂向下的設計思想，給出了總線接口的總體設計方案，考慮到電路的具體實現對結構進行模塊細化。在介紹模擬收發器模塊的電路設計后，重點介紹了基于FPGA的BC、RT、MT三種類型終端設計，最終通過工作方式選擇信號以及其他控制信號將此三種終端結合起來以達到通用接口的功能。同時給出其設計邏輯框圖、算法流程圖、引腳說明以及部分模塊的仿真結果。為了資源的合理利用，對其中相當部分模塊進行復用。在設計過程中采用自頂向下、碼型轉換中的全數字鎖相環、通用異步收發器UART等關鍵技術。本設計使用VHDL描述，在此基礎之上采用專門的綜合軟件對設計進行了綜合優化，在FPGA芯片EP1K100上得以實現。通過驗證證明該設計能夠完成BC/RT/MT三種模式的工作，能處理多種消息格式的傳輸，并具有較強的檢錯能力。最后設計了總線接口芯片測試系統，選擇TMS320LF2407作為主處理器，測試主要包括主處理器的自發自收驗證，加入RS232串口調試過程提高測試數據的直觀性。驗證的結果表明本文提出的設計方案是合理的。

標簽： 1553B FPGA 總線接口技術研究

上傳時間： 2013-04-24

上傳用戶：sz_hjbf
銀江接口的源代碼

銀江接口的源代碼,利用VC編寫,可以用于股票數據的實時獲取

標簽： 接口源代碼

上傳時間： 2013-07-12

上傳用戶：jlyaccounts
FPGA擴展接口設計和攝像頭驅動程序

當前正處于第三代移動通信技術發展的關鍵時期，各種與3G相關的無線網絡終端的需求量與日俱增。為3G無線網絡終端選擇一個高性能的處理器，并且提供一套完整的系統解決方案，滿足3G時代人們對數據通信業務的需求，無疑是一個有意義且亟待解決的重要問題。 OMAP(Open Multimedia Applications Platform)是美國德州公司(TI)推出的專門為支持第三代(3G)無線終端應用而設計的應用處理器體系結構。OMAP處理器平臺堪稱無線技術發展的里程碑，它提供了語音、數據和多媒體所需的帶寬和功能，可以極低的功耗為高端3G無線設備提供極佳的性能。本文的研究內容是開發基于OMAP5910處理器的具有多個擴展接口的嵌入式開發平臺，以及攝像頭顯示驅動程序，以便能為3G相關的無線網絡終端提供一個系統級的解決方案，本文首先介紹了OMAP技術的特點和優點，并對OMAP5910處理器的硬件結構進行了簡單說明，在此基礎上提出了基于OMAP5910嵌入式平臺的FPGA設計，包括用FPGA擴展的接口：觸摸屏接口，硬盤接口，以太網接口；控制的接口：USB口，串口；以及實現的功能：與OMAP5910處理器的通信功能，中斷控制功能，選擇啟動順序功能，復位延時功能。然后介紹了基于OMAP5910的攝像顯示系統的硬件設計，主要包括攝像頭接口和攝像頭模塊，EMIFS和EMIFF接口以及LCD接口。最后描述了嵌入式Linux操作系統下攝像頭驅動程序的完整實現過程。

標簽： FPGA 擴展接口設計攝像頭

上傳時間： 2013-05-24

上傳用戶：mfhe2005
DDR2SDRAM存儲器接口設計

內部存儲器負責計算機系統內部數據的中轉、存儲與讀取，作為計算機系統中必不可少的三大件之一，它對計算機系統性能至關重要。內存可以說是CPU處理數據的“大倉庫”，所有經過CPU處理的指令和數據都要經過內存傳遞到電腦其他配件上，因此內存性能的好壞，直接影響到系統的穩定性和運行性能。在當今的電子系統設計中，內存被使用得越來越多，并且對內存的要求越來越高。既要求內存讀寫速度盡可能的快、容量盡可能的大，同時由于競爭的加劇以及利潤率的下降，人們希望在保持、甚至提高系統性能的同時也能降低內存產品的成本。面對這種趨勢，設計和實現大容量高速讀寫的內存顯得尤為重要。因此，近年來內存產品正經歷著從小容量到大容量、從低速到高速的不斷變化，從技術上也就有了從DRAM到SDRAM，再到DDR SDRAM及DDR2 SDRAM等的不斷演進。和普通SDRAM的接口設計相比，DDR2 SDRAM存儲器在獲得大容量和高速率的同時，對存儲器的接口設計也提出了更高的要求，其接口設計復雜度也大幅增加。一方面，由于I/O塊中的資源是有限的，數據多路分解和時鐘轉換邏輯必須在FPGA核心邏輯中實現，設計者可能不得不對接口邏輯進行手工布線以確保臨界時序。而另一方面，不得不處理好與DDR2接口有關的時序問題（包括溫度和電壓補償）。要正確的實現DDR2接口需要非常細致的工作，并在提供設計靈活性的同時確保系統性能和可靠性。本文對通過Xilinx的Spartan3 FPGA實現DDR2內存接口的設計與實現進行了詳細闡述。通過Xilinx FPGA提供了I/O模塊和邏輯資源，從而使接口設計變得更簡單、更可靠。本設計中對I/O模塊及其他邏輯在RTL代碼中進行了配置、嚴整、執行，并正確連接到FPGA上，經過仔細仿真，然后在硬件中驗證，以確保存儲器接口系統的可靠性。

標簽： DDR2SDRAM 存儲器接口設計

上傳時間： 2013-06-08

上傳用戶：fairy0212
多功能車輛總線一類設備的FPGA實現

多功能車輛總線一類設備是一個在列車通信網(TCN，TrainCommunication Network)中普遍使用的網絡接口單元。目前我國的新式列車大多采用列車通信網傳輸列車中大量的控制和服務信息。但使用的列車通信網產品主要為國外進口，因此迫切需要研制具有自主知識產權的列車通信網產品。論文以一類設備控制器的設計為核心，采取自頂向下的模塊設計方法。將設備控制器分為同步層和數據處理層來分別實現對幀的發送與接收處理和對幀數據的提取與存儲處理。同步層包含幀的識別模塊、曼徹斯特譯碼模塊、曼徹斯特編碼與幀封裝三個模塊。幀識別模塊檢測幀的起始位并對幀類型進行判斷。譯碼模塊根據采集的樣本值來判斷曼徹斯特編碼的值，采樣的難點在于非理想信號帶來的采樣誤差，論文使用結合位同步的多點采樣法來提高采樣質量。幀分界符中的非數據符不需要進行曼徹斯特編碼，編碼時在非數據符位關閉編碼電路使非數據符保持原來的編碼輸出。數據處理層以主控單元(MCU，Main Control Unit)和通信存儲器為設計核心。MCU是控制器的核心，對接收的主幀進行分析，判斷是從通信存儲器相應端口取出應答從幀并發送，還是準備接收從幀并存入通信存儲器。通信存儲器存儲設備的通信數據，合適的地址分配能簡化MCU的控制程序，論文固定了通信存儲器端口大小使MCU可以根據一個固定的公式進行端口的遍歷從而簡化了MCU程序的復雜度。數據在傳輸中由于受到干擾和沖突等問題而出現錯誤，論文采用循環冗余檢驗碼結合偶檢驗擴展來對傳輸數據進行差錯控制。最后，使用FPGA和硬件描述語言Verilog HDL開發出了MVB一類設備。目前該一類設備已運用在SS4G電力機車的制動控制單元(BCU．Brake Control Unit)中并在鐵道科學研究院通過了TCN通信測試。一類設備的成功研制為列車通信網中總線管理器等高類設備的開發奠定了堅實的基礎。

標簽： FPGA 多功能總線設備

上傳時間： 2013-07-27

上傳用戶：qazxsw