RS232+485+USB+nRF2401,該程序主要是nRF2401在各種通訊接口的應用
標簽： 2401 nRF 232 485
上傳時間： 2014-12-03
上傳用戶：maizezhen
無線網絡傳感器基站通用節點測試程序.包含基站接口和主模塊程序.
標簽： 基站 無線網絡 傳感器 接口
上傳時間： 2014-08-20
上傳用戶：lanwei
IDE.C,ZLG/GF驅動主文件；IDE.H,ZLG/GF主文件相關頭文件；SYSATA.C,ZLG/CF驅動的接口文件 SYSATA.C,ZLG/CF驅動的接口文件的頭文件。
標簽： ZLG SYSATA IDE GF
上傳時間： 2014-11-17
上傳用戶：奇奇奔奔
主要是用C語言編寫的簡單的接口程序，可以做參考
標簽： C語言 編寫 接口程序
上傳時間： 2017-05-03
上傳用戶：a673761058
本程序主要是51單片機的應用和dac1230的接口應用
標簽： 1230 dac 程序 51單片機
上傳時間： 2017-06-30
上傳用戶：笨小孩
CC-Link主站模塊和接口模塊用戶手冊 關于FX系列PLC CC-Link 主 從張模塊的使用說明，編程 及實例等
標簽： CC-Link主站模塊和接口模塊用戶手冊
上傳時間： 2016-09-23
上傳用戶：chyuea
人類進入21世紀以來，計算機科學技術、信息科學技術和自動化控制技術被廣泛的應用于現場的工業生產中，而數據傳輸是工業生產的重要環節，數據傳輸的質量直接影響到生產效益。數據集中器被用在數據傳輸環節，傳統的數據集中器由于功能單一、總線接口過少、無數據處理能力等缺點已逐漸跟不上時代發展，新型的數據傳輸系統的研究迫在眉睫。多通信接口的MBUS主站/中繼器運用了歐洲儀表總線MBUS技術，代替傳統的RS485總線技術，在數據傳輸方面有者極大優勢。由于PROFIBUS總線、CAN總線、MBUS總線和以太網技術，它們技術成熟、穩定性能高、應用范圍廣，在工業生產的數據傳輸環節應用極為廣泛，而嵌入式技術作為當今的新型技術的代表，也在生產實踐中被廣泛運用，所以多通信接口的M BUS主站/中繼器將PROFIBUS，CAN總線技術、MBUS總線技術和以太網技術與嵌入式相結合，以NXP公司的LPC2387作為核心控制芯片，成功的實現了M BUS從節點的數據與PROFIBUS、CAN總線和以太網之間的數據雙向傳輸。多通信接口的MBUS主站/中繼器的下行接口采用的是MBUS總線技術，上行接口采用了Profibus.總線、CAN總線和以太網通信技術，考慮到多功能性，還設計了MBUS中繼器接口，增加了MBUS從機的數據傳輸距離。多通信接口的MBUS主站/中繼器的設計彌補了傳統數據傳輸系統的不足，通過系統功能測試，多通信接口的MBUS主站/中繼器符合實際使用要求，可以用于各種工業生產場合。
標簽： 接口 mbus 中繼器
上傳時間： 2022-06-20
上傳用戶：qingfengchizhu
隨著智能表越來越多的使用， 各種類型的抄表器（既M-BUA主站）需求也隨之增加。M-BUS接口電路作為抄表器的一個主要模塊， 決定了抄表器性能的好壞， 也較為影響抄表器的成本高低。現今大多數抄表器都是延用TI 推薦的M-BUS接口電路方案（或是做了一些小的修改） ，該方案電路復雜，成本也較高，并不太適合大眾化抄表器的使用。筆者根據M-BUS的工作原理，結合自身多年的電路開發經驗，設計出一款簡單實用、穩定可靠、成本低廉的主站M-BUS接口電路。這款接口電路經電路模擬仿真以及實際抄表測試，性能良好，工作可靠，完全可以替代TI 的M-BUS接口電路方案。電路原理根據主站M-BUS的工作原理：發送：傳號電壓： 24V~36V （ CJ-T188-2004 ：20.8V~42V ）空號電壓：傳號電壓－ 12V （ CJ-T188-2004 ：傳號電壓－ 10V ）接收：傳號電流：≤ 1.5mA空號電流： 11~20mA1． 發送電路發送電路的設計主要需要考慮的問題有：發送傳、空號電壓的變化量要大于等于12V（10V）；電路的驅動能力，幾十上百個智能表不能影響發送電壓低于12V。用一個直流穩壓器應該可以滿足這些要求。圖1 是發送電路框圖。
標簽： M-BUS 接口
上傳時間： 2022-06-22
上傳用戶：XuVshu
本論文在詳細研究MIL-STD-1553B數據總線協議以及參考國外芯片設計的基礎上，結合目前新興的EDA技術和大規模可編程技術，提出了一種全新的基于FPGA的1553B總線接口芯片的設計方法。 從專用芯片實現的具體功能出發，結合自頂向下的設計思想，給出了總線接口的總體設計方案，考慮到電路的具體實現對結構進行模塊細化。在介紹模擬收發器模塊的電路設計后，重點介紹了基于FPGA的BC、RT、MT三種類型終端設計，最終通過工作方式選擇信號以及其他控制信號將此三種終端結合起來以達到通用接口的功能。同時給出其設計邏輯框圖、算法流程圖、引腳說明以及部分模塊的仿真結果。為了資源的合理利用，對其中相當部分模塊進行復用。在設計過程中采用自頂向下、碼型轉換中的全數字鎖相環、通用異步收發器UART等關鍵技術。本設計使用VHDL描述，在此基礎之上采用專門的綜合軟件對設計進行了綜合優化，在FPGA芯片EP1K100上得以實現。通過驗證證明該設計能夠完成BC/RT/MT三種模式的工作，能處理多種消息格式的傳輸，并具有較強的檢錯能力。 最后設計了總線接口芯片測試系統，選擇TMS320LF2407作為主處理器，測試主要包括主處理器的自發自收驗證，加入RS232串口調試過程提高測試數據的直觀性。驗證的結果表明本文提出的設計方案是合理的。
標簽： 1553B FPGA 總線接口
上傳時間： 2013-06-04
上傳用戶：ayfeixiao
隨著現代計算機技術、微電子技術的進一步結合和發展，可編程邏輯技術已成為當前電子設計領域中最具活力和發展前途的技術。通過采用FPGA/EDA技術，對通信卡的PCI接口、E1接口、外部邏輯電路進行集成，并利用目前通用計算機強大的數字信息處理能力，可大大簡化CTI硬件的設計，降低制造成本，提高系統可靠性。 據此，本論文提出了基于FPGA/EDA技術的PCI-E1接口設計方法，文中對PCI總線接口、E1接口及兩接口的互連等相關技術進行了深入分析，對各功能模塊和系統進行了VHDL建模與仿真。 同時，論文還介紹了基于ALTERACyclone系列FPGA芯片的PCI-E1接口硬件平臺的設計原理和基于DriverWorks的WDM驅動程序的設計方法。 本論文涉及的軟件、硬件系統已經開發、調試完成。測試結果表明：1、論文所研究的PCI接口(主/從設備)在進行配置讀/寫、I/O讀寫、存儲器讀寫及總線的猝發數據傳送等操作中，各項性能符合PCI2.3規范的要求。 2、論文所研究的E1接口支持成幀和不成幀兩種傳輸方式：在成幀模式下，信息的有效傳送速率為31×64Kbit/s；在不成幀的模式下，信息的有效傳送速率為2.048Mbit/s。E1輸出口各項參數符合CCITT相關規范要求。 3、論文所研究的PCI-E1接口在與現網設備、模塊的對接測試中，性能穩定。基于本論文的產品已經正式發布。國內部分廠家已對該產品進行了多方面的綜合測試，并計劃將其應用到實際的生產和研究中。 本論文對于CTI硬件的設計是一項嘗試和革新。測試和應用證明該方法行之有效，符合設計目標，具有較廣闊的應用前景。
標簽： PCIE1 FPGA 接口設計
上傳時間： 2013-06-02
上傳用戶：wpwpwlxwlx
蟲蟲下載站版權所有 京ICP備2021023401號-1
