RS232+485+USB+nRF2401,該程序主要是nRF2401在各種通訊接口的應(yīng)用
上傳時(shí)間： 2014-12-03
上傳用戶：maizezhen
無線網(wǎng)絡(luò)傳感器基站通用節(jié)點(diǎn)測(cè)試程序.包含基站接口和主模塊程序.
標(biāo)簽： 基站 無線網(wǎng)絡(luò) 傳感器 接口
上傳時(shí)間： 2014-08-20
上傳用戶：lanwei
IDE.C,ZLG/GF驅(qū)動(dòng)主文件；IDE.H,ZLG/GF主文件相關(guān)頭文件；SYSATA.C,ZLG/CF驅(qū)動(dòng)的接口文件 SYSATA.C,ZLG/CF驅(qū)動(dòng)的接口文件的頭文件。
上傳時(shí)間： 2014-11-17
上傳用戶：奇奇奔奔
主要是用C語(yǔ)言編寫的簡(jiǎn)單的接口程序，可以做參考
上傳時(shí)間： 2017-05-03
上傳用戶：a673761058
本程序主要是51單片機(jī)的應(yīng)用和dac1230的接口應(yīng)用
標(biāo)簽： 1230 dac 程序 51單片機(jī)
上傳時(shí)間： 2017-06-30
上傳用戶：笨小孩
CC-Link主站模塊和接口模塊用戶手冊(cè) 關(guān)于FX系列PLC CC-Link 主 從張模塊的使用說明，編程 及實(shí)例等
標(biāo)簽： CC-Link主站模塊和接口模塊用戶手冊(cè)
上傳時(shí)間： 2016-09-23
上傳用戶：chyuea
人類進(jìn)入21世紀(jì)以來，計(jì)算機(jī)科學(xué)技術(shù)、信息科學(xué)技術(shù)和自動(dòng)化控制技術(shù)被廣泛的應(yīng)用于現(xiàn)場(chǎng)的工業(yè)生產(chǎn)中，而數(shù)據(jù)傳輸是工業(yè)生產(chǎn)的重要環(huán)節(jié)，數(shù)據(jù)傳輸?shù)馁|(zhì)量直接影響到生產(chǎn)效益。數(shù)據(jù)集中器被用在數(shù)據(jù)傳輸環(huán)節(jié)，傳統(tǒng)的數(shù)據(jù)集中器由于功能單一、總線接口過少、無數(shù)據(jù)處理能力等缺點(diǎn)已逐漸跟不上時(shí)代發(fā)展，新型的數(shù)據(jù)傳輸系統(tǒng)的研究迫在眉睫。多通信接口的MBUS主站/中繼器運(yùn)用了歐洲儀表總線MBUS技術(shù)，代替?zhèn)鹘y(tǒng)的RS485總線技術(shù)，在數(shù)據(jù)傳輸方面有者極大優(yōu)勢(shì)。由于PROFIBUS總線、CAN總線、MBUS總線和以太網(wǎng)技術(shù)，它們技術(shù)成熟、穩(wěn)定性能高、應(yīng)用范圍廣，在工業(yè)生產(chǎn)的數(shù)據(jù)傳輸環(huán)節(jié)應(yīng)用極為廣泛，而嵌入式技術(shù)作為當(dāng)今的新型技術(shù)的代表，也在生產(chǎn)實(shí)踐中被廣泛運(yùn)用，所以多通信接口的M BUS主站/中繼器將PROFIBUS，CAN總線技術(shù)、MBUS總線技術(shù)和以太網(wǎng)技術(shù)與嵌入式相結(jié)合，以NXP公司的LPC2387作為核心控制芯片，成功的實(shí)現(xiàn)了M BUS從節(jié)點(diǎn)的數(shù)據(jù)與PROFIBUS、CAN總線和以太網(wǎng)之間的數(shù)據(jù)雙向傳輸。多通信接口的MBUS主站/中繼器的下行接口采用的是MBUS總線技術(shù)，上行接口采用了Profibus.總線、CAN總線和以太網(wǎng)通信技術(shù)，考慮到多功能性，還設(shè)計(jì)了MBUS中繼器接口，增加了MBUS從機(jī)的數(shù)據(jù)傳輸距離。多通信接口的MBUS主站/中繼器的設(shè)計(jì)彌補(bǔ)了傳統(tǒng)數(shù)據(jù)傳輸系統(tǒng)的不足，通過系統(tǒng)功能測(cè)試，多通信接口的MBUS主站/中繼器符合實(shí)際使用要求，可以用于各種工業(yè)生產(chǎn)場(chǎng)合。
上傳時(shí)間： 2022-06-20
上傳用戶：qingfengchizhu
隨著智能表越來越多的使用， 各種類型的抄表器（既M-BUA主站）需求也隨之增加。M-BUS接口電路作為抄表器的一個(gè)主要模塊， 決定了抄表器性能的好壞， 也較為影響抄表器的成本高低。現(xiàn)今大多數(shù)抄表器都是延用TI 推薦的M-BUS接口電路方案（或是做了一些小的修改） ，該方案電路復(fù)雜，成本也較高，并不太適合大眾化抄表器的使用。筆者根據(jù)M-BUS的工作原理，結(jié)合自身多年的電路開發(fā)經(jīng)驗(yàn)，設(shè)計(jì)出一款簡(jiǎn)單實(shí)用、穩(wěn)定可靠、成本低廉的主站M-BUS接口電路。這款接口電路經(jīng)電路模擬仿真以及實(shí)際抄表測(cè)試，性能良好，工作可靠，完全可以替代TI 的M-BUS接口電路方案。電路原理根據(jù)主站M-BUS的工作原理：發(fā)送：傳號(hào)電壓： 24V~36V （ CJ-T188-2004 ：20.8V~42V ）空號(hào)電壓：傳號(hào)電壓－ 12V （ CJ-T188-2004 ：傳號(hào)電壓－ 10V ）接收：傳號(hào)電流：≤ 1.5mA空號(hào)電流： 11~20mA1． 發(fā)送電路發(fā)送電路的設(shè)計(jì)主要需要考慮的問題有：發(fā)送傳、空號(hào)電壓的變化量要大于等于12V（10V）；電路的驅(qū)動(dòng)能力，幾十上百個(gè)智能表不能影響發(fā)送電壓低于12V。用一個(gè)直流穩(wěn)壓器應(yīng)該可以滿足這些要求。圖1 是發(fā)送電路框圖。
上傳時(shí)間： 2022-06-22
上傳用戶：XuVshu
本論文在詳細(xì)研究MIL-STD-1553B數(shù)據(jù)總線協(xié)議以及參考國(guó)外芯片設(shè)計(jì)的基礎(chǔ)上，結(jié)合目前新興的EDA技術(shù)和大規(guī)模可編程技術(shù)，提出了一種全新的基于FPGA的1553B總線接口芯片的設(shè)計(jì)方法。 從專用芯片實(shí)現(xiàn)的具體功能出發(fā)，結(jié)合自頂向下的設(shè)計(jì)思想，給出了總線接口的總體設(shè)計(jì)方案，考慮到電路的具體實(shí)現(xiàn)對(duì)結(jié)構(gòu)進(jìn)行模塊細(xì)化。在介紹模擬收發(fā)器模塊的電路設(shè)計(jì)后，重點(diǎn)介紹了基于FPGA的BC、RT、MT三種類型終端設(shè)計(jì)，最終通過工作方式選擇信號(hào)以及其他控制信號(hào)將此三種終端結(jié)合起來以達(dá)到通用接口的功能。同時(shí)給出其設(shè)計(jì)邏輯框圖、算法流程圖、引腳說明以及部分模塊的仿真結(jié)果。為了資源的合理利用，對(duì)其中相當(dāng)部分模塊進(jìn)行復(fù)用。在設(shè)計(jì)過程中采用自頂向下、碼型轉(zhuǎn)換中的全數(shù)字鎖相環(huán)、通用異步收發(fā)器UART等關(guān)鍵技術(shù)。本設(shè)計(jì)使用VHDL描述，在此基礎(chǔ)之上采用專門的綜合軟件對(duì)設(shè)計(jì)進(jìn)行了綜合優(yōu)化，在FPGA芯片EP1K100上得以實(shí)現(xiàn)。通過驗(yàn)證證明該設(shè)計(jì)能夠完成BC/RT/MT三種模式的工作，能處理多種消息格式的傳輸，并具有較強(qiáng)的檢錯(cuò)能力。 最后設(shè)計(jì)了總線接口芯片測(cè)試系統(tǒng)，選擇TMS320LF2407作為主處理器，測(cè)試主要包括主處理器的自發(fā)自收驗(yàn)證，加入RS232串口調(diào)試過程提高測(cè)試數(shù)據(jù)的直觀性。驗(yàn)證的結(jié)果表明本文提出的設(shè)計(jì)方案是合理的。
上傳時(shí)間： 2013-06-04
上傳用戶：ayfeixiao
隨著現(xiàn)代計(jì)算機(jī)技術(shù)、微電子技術(shù)的進(jìn)一步結(jié)合和發(fā)展，可編程邏輯技術(shù)已成為當(dāng)前電子設(shè)計(jì)領(lǐng)域中最具活力和發(fā)展前途的技術(shù)。通過采用FPGA/EDA技術(shù)，對(duì)通信卡的PCI接口、E1接口、外部邏輯電路進(jìn)行集成，并利用目前通用計(jì)算機(jī)強(qiáng)大的數(shù)字信息處理能力，可大大簡(jiǎn)化CTI硬件的設(shè)計(jì)，降低制造成本，提高系統(tǒng)可靠性。 據(jù)此，本論文提出了基于FPGA/EDA技術(shù)的PCI-E1接口設(shè)計(jì)方法，文中對(duì)PCI總線接口、E1接口及兩接口的互連等相關(guān)技術(shù)進(jìn)行了深入分析，對(duì)各功能模塊和系統(tǒng)進(jìn)行了VHDL建模與仿真。 同時(shí)，論文還介紹了基于ALTERACyclone系列FPGA芯片的PCI-E1接口硬件平臺(tái)的設(shè)計(jì)原理和基于DriverWorks的WDM驅(qū)動(dòng)程序的設(shè)計(jì)方法。 本論文涉及的軟件、硬件系統(tǒng)已經(jīng)開發(fā)、調(diào)試完成。測(cè)試結(jié)果表明：1、論文所研究的PCI接口(主/從設(shè)備)在進(jìn)行配置讀/寫、I/O讀寫、存儲(chǔ)器讀寫及總線的猝發(fā)數(shù)據(jù)傳送等操作中，各項(xiàng)性能符合PCI2.3規(guī)范的要求。 2、論文所研究的E1接口支持成幀和不成幀兩種傳輸方式：在成幀模式下，信息的有效傳送速率為31×64Kbit/s；在不成幀的模式下，信息的有效傳送速率為2.048Mbit/s。E1輸出口各項(xiàng)參數(shù)符合CCITT相關(guān)規(guī)范要求。 3、論文所研究的PCI-E1接口在與現(xiàn)網(wǎng)設(shè)備、模塊的對(duì)接測(cè)試中，性能穩(wěn)定。基于本論文的產(chǎn)品已經(jīng)正式發(fā)布。國(guó)內(nèi)部分廠家已對(duì)該產(chǎn)品進(jìn)行了多方面的綜合測(cè)試，并計(jì)劃將其應(yīng)用到實(shí)際的生產(chǎn)和研究中。 本論文對(duì)于CTI硬件的設(shè)計(jì)是一項(xiàng)嘗試和革新。測(cè)試和應(yīng)用證明該方法行之有效，符合設(shè)計(jì)目標(biāo)，具有較廣闊的應(yīng)用前景。
標(biāo)簽： PCIE1 FPGA 接口設(shè)計(jì)
上傳時(shí)間： 2013-06-02
上傳用戶：wpwpwlxwlx
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
