本文分析了數(shù)字音頻處理技術(shù)中數(shù)字濾波器的各種傳統(tǒng)實(shí)現(xiàn)算法,尤其是研究了FIR數(shù)字濾波器的實(shí)現(xiàn)算法,在分析了數(shù)字濾波器的傳統(tǒng)算法的基礎(chǔ)上,針對(duì)家用和便攜式音頻處理系統(tǒng),提供一種基于FPGA的音頻處理器的實(shí)現(xiàn)方案,以適應(yīng)便攜式和家用設(shè)備對(duì)處理器體積和功耗小的發(fā)展要求.該方案對(duì)實(shí)現(xiàn)N階FIR數(shù)字濾波器的傳統(tǒng)算法進(jìn)行了改良,將濾波器的系數(shù)用浮點(diǎn)數(shù)表示法來表示,使得原本至少需要一個(gè)乘法器和一個(gè)加法器來實(shí)現(xiàn)濾波功能,現(xiàn)在僅需要若干次加法和移位運(yùn)算就可以實(shí)現(xiàn),很大程度降低了設(shè)計(jì)的復(fù)雜度和系統(tǒng)功耗,也減少了芯片的面積.同時(shí)采用硬件描述語言VHDL實(shí)現(xiàn)了音頻處理器各個(gè)模塊的設(shè)計(jì).
上傳時(shí)間： 2013-06-02
上傳用戶：cknck
本文主要研究基于FPGA的高速流水線工作方式的FFT實(shí)現(xiàn)。圍繞這個(gè)目標(biāo)利用Xilinx公司VIRTEX_Ⅱ系列FPGA，及其提供的ISE設(shè)計(jì)工具、modelsim仿真工具、Synplify綜合工具及MATLAB，完成了流水線工作方式的FFT中基于每一階運(yùn)算單元的高效復(fù)數(shù)乘法器的設(shè)計(jì)、各階控制單元的設(shè)計(jì)、數(shù)據(jù)存儲(chǔ)器的設(shè)計(jì)，從而完成1024點(diǎn)流水線工作方式的FFT，達(dá)到工作在50MHZ時(shí)鐘頻率的設(shè)計(jì)要求。
上傳時(shí)間： 2013-04-24
上傳用戶：KSLYZ
本文結(jié)合工程需要詳細(xì)論述了一種數(shù)字相位計(jì)的實(shí)現(xiàn)方法，該方法是基于FPGA(現(xiàn)場可編程門陣列)芯片運(yùn)用FFT(快速傅立葉變換)算法完成的。首先，從相位測量的原理出發(fā)，分析了傳統(tǒng)相位計(jì)的缺點(diǎn)，給出了一種高可靠性的相位檢測實(shí)用算法，其算法核心是對(duì)采集信號(hào)進(jìn)行FFT變換，通過頻譜分析，實(shí)現(xiàn)對(duì)參考信號(hào)和測量信號(hào)初相位的檢測，并同時(shí)闡述了FPGA在實(shí)現(xiàn)數(shù)字相位計(jì)核心FFT算法中的優(yōu)勢。在優(yōu)化的硬件結(jié)構(gòu)中，利用多個(gè)乘法器并行運(yùn)算的方式加快了蝶形運(yùn)算單元的運(yùn)算速度；內(nèi)置雙端口RAM、旋轉(zhuǎn)因子ROM使數(shù)據(jù)存儲(chǔ)的速度得到提高；采用了流水線的工作方式使數(shù)據(jù)的存儲(chǔ)、運(yùn)算在時(shí)間上達(dá)到匹配。整個(gè)設(shè)計(jì)采用VHDL(超高速硬件描述語言)語言作為系統(tǒng)內(nèi)部硬件結(jié)構(gòu)的描述手段，在Altera的QuartusⅡ軟件支持下完成。仿真結(jié)果表明，基于FPGA實(shí)現(xiàn)的FFT算法無論在速度和精度上都滿足了相位測量的需要，其運(yùn)算64點(diǎn)數(shù)據(jù)僅需27.5us，最大誤差在1％之內(nèi)。
標(biāo)簽： FPGA 數(shù)字 相位計(jì)
上傳時(shí)間： 2013-06-04
上傳用戶：lgnf
隨著微電子技術(shù)的發(fā)展，可編程邏輯器件取得了迅速的發(fā)展，其功能日益強(qiáng)大，F(xiàn)PGA內(nèi)部可用邏輯資源飛速增長，近來推出的FPGA都針對(duì)數(shù)字信號(hào)處理的特點(diǎn)做了特定設(shè)計(jì)，集成了存儲(chǔ)器、鎖相環(huán)（PLL）、硬件乘法器、DSP模塊等，通過使用各個(gè)公司提供的FPGA開發(fā)軟件使用硬件描述語言，可以實(shí)現(xiàn)特定的信號(hào)處理算法，如FFT、FIR等算法，為電子設(shè)計(jì)工程師提供了新的選擇。實(shí)時(shí)圖像處理系統(tǒng)采用FPGA+DSP的結(jié)構(gòu)來完成整個(gè)復(fù)雜的圖像處理算法。將圖像處理算法進(jìn)行分類，F(xiàn)PGA和DSP份協(xié)作發(fā)揮各自的長處，對(duì)于算法實(shí)現(xiàn)簡單、運(yùn)算量大、實(shí)時(shí)性高的這類處理過程由大容量高性能的FPGA實(shí)現(xiàn)，DSP則用來處理經(jīng)過預(yù)處理后的圖像數(shù)據(jù)，來運(yùn)行算法結(jié)構(gòu)復(fù)雜，乘加運(yùn)算多的算法。整個(gè)系統(tǒng)主要包括FPGA處理單元、DSP處理單元以及PCI接口通訊三個(gè)部分。主要取得的了以下的研究成果：（1）研究了FPGA的工作原理及應(yīng)用，完成了Stratix芯片的選型。設(shè)計(jì)了數(shù)字圖像處理板的電路原理圖和PCB設(shè)計(jì)圖。并對(duì)電路板進(jìn)行調(diào)試，工作正常。（2）完成了FPGA程序下載電纜的PCB電路設(shè)計(jì)，并調(diào)試成功，應(yīng)用到FPGA的調(diào)試下載配置中，取得了良好的實(shí)驗(yàn)與經(jīng)濟(jì)效果。（3）充分利用FPGA的設(shè)計(jì)開發(fā)軟件與工具，完成了中值濾波、形態(tài)學(xué)濾波和自適應(yīng)閾值的FPGA實(shí)現(xiàn)，并給出了詳細(xì)的實(shí)現(xiàn)過程。將算法下載到FPGA芯片，經(jīng)過試驗(yàn)調(diào)試，達(dá)到要求。（4）研究了PCI接口通訊的實(shí)現(xiàn)方式，選用PCI9054芯片實(shí)現(xiàn)通訊，完成PCI接口電路設(shè)計(jì)，經(jīng)過調(diào)試，實(shí)現(xiàn)了中斷、DMA等方式，滿足了數(shù)據(jù)傳輸?shù)囊?。?）學(xué)習(xí)了C6701DSP芯片的工作特性以及內(nèi)部功能結(jié)構(gòu)，完成了DSP外圍存儲(chǔ)器的擴(kuò)展、時(shí)鐘信號(hào)發(fā)生以及電源模塊等外圍電路的設(shè)計(jì)。
標(biāo)簽： FPGA DSP 紅外 圖像預(yù)處理
上傳時(shí)間： 2013-07-16
上傳用戶：xiaowei314
SystemView的庫資源十分豐富，包括含若干圖標(biāo)的基本庫（Main Library）及專業(yè)庫(Optional Library)，基本庫中包括多種信號(hào)源、接收器、加法器、乘法器，各種函數(shù)運(yùn)算器等；專業(yè)庫有通訊（Communication）、邏輯（Logic）、數(shù)字信號(hào)處理（DSP）、射頻/模擬（RF/Analog）等；它們特別適合于現(xiàn)代通信系統(tǒng)的設(shè)計(jì)、仿真和方案論證，尤其適合于無線電話、無繩電話、尋呼機(jī)、調(diào)制解調(diào)器、衛(wèi)星通訊等通信系統(tǒng)；并可進(jìn)行各種系統(tǒng)時(shí)域和頻域分析、譜分析，及對(duì)各種邏輯電路、射頻/模擬電路（混合器、放大器、RLC電路、運(yùn)放電路等）進(jìn)行理論分析和失真分析。 System View能自動(dòng)執(zhí)行系統(tǒng)連接檢查，給出連接錯(cuò)誤信息或尚懸空的待連接端信息，通知用戶連接出錯(cuò)并通過顯示指出出錯(cuò)的圖標(biāo)。這個(gè)特點(diǎn)對(duì)用戶系統(tǒng)的診斷是十分有效的。 System View的另一重要特點(diǎn)是它可以從各種不同角度、以不同方式，按要求設(shè)計(jì)多種濾波器，并可自動(dòng)完成濾波器各指標(biāo)—如幅頻特性（伯特圖）、傳遞函數(shù)、根軌跡圖等之間的轉(zhuǎn)換。 在系統(tǒng)設(shè)計(jì)和仿真分析方面，System View還提供了一個(gè)真實(shí)而靈活的窗口用以檢查、分析系統(tǒng)波形。在窗口內(nèi)，可以通過鼠標(biāo)方便地控制內(nèi)部數(shù)據(jù)的圖形放大、縮小、滾動(dòng)等。另外，分析窗中還帶有一個(gè)功能強(qiáng)大的“接收計(jì)算器”，可以完成對(duì)仿真運(yùn)行結(jié)果的各種運(yùn)算、譜分析、濾波。 System View還具有與外部文件的接口，可直接獲得并處理輸入/輸出數(shù)據(jù)。提供了與編程語言VC++或仿真工具M(jìn)atlab的接口，可以很方便的調(diào)用其函數(shù)。還具備與硬件設(shè)計(jì)的接口：與Xilinx公司的軟件Core Generator配套，可以將System View系統(tǒng)中的部分器件生成下載FPGA芯片所需的數(shù)據(jù)文件；另外，System View還有與DSP芯片設(shè)計(jì)的接口，可以將其DSP庫中的部分器件生成DSP芯片編程的C語言源代碼。
標(biāo)簽： SYSTEMVIEW 教材
上傳時(shí)間： 2013-04-24
上傳用戶：doudouzdz
該論文討論如何采用一種串行無逆的Berlekamp-Massey(BM)算法,設(shè)計(jì)應(yīng)用于DVB系統(tǒng)中的RS(204,188)信道編碼/解碼電路,并通過FPGA的驗(yàn)證.RS解碼器的設(shè)計(jì)采用無逆BM算法,并利用串行方式來實(shí)現(xiàn),不僅避免了求逆運(yùn)算,而且只需用3個(gè)有限域乘法器就可以實(shí)現(xiàn),大大的降低了硬件實(shí)現(xiàn)的復(fù)雜度,并且因?yàn)樵谟布?shí)現(xiàn)上,采用了3級(jí)流水線(pipe-line)的處理結(jié)構(gòu).RS編碼器的設(shè)計(jì)中,利用有限域常數(shù)乘法器的特性對(duì)編碼電路進(jìn)行優(yōu)化.這些技術(shù)的采用大大的提高了RS編/解碼器的效率,節(jié)省了RS編/解碼器所占用資源.
上傳時(shí)間： 2013-08-05
上傳用戶：BOBOniu
數(shù)字信號(hào)處理是信息科學(xué)中近幾十年來發(fā)展最為迅速的學(xué)科之一.目前,數(shù)字信號(hào)處理廣泛應(yīng)用于通信、雷達(dá)、聲納、語音與圖像處理等領(lǐng)域.而數(shù)字信號(hào)處理算法的硬件實(shí)現(xiàn)一般來講有三種方式:用于通用目的的可編程DSP芯片;用于特定目的的固定功能DSP芯片組和ASIC;可以由用戶編程的FPGA芯片.隨著微電子技術(shù)的發(fā)展,采用現(xiàn)場可編程門陣列FPGA進(jìn)行數(shù)字信號(hào)處理得到了飛速發(fā)展,FPGA正在越來越多地代替ASIC和PDSP用作前端數(shù)字信號(hào)處理的運(yùn)算.該文主要探討了基于FPGA數(shù)字信號(hào)處理的實(shí)現(xiàn).首先詳細(xì)闡述了數(shù)字信號(hào)處理的理論基礎(chǔ),重點(diǎn)討論了離散傅立葉變換算法原理,由于快速傅立葉變換算法在實(shí)際中得到了廣泛的應(yīng)用,該文給出了基-2FFT算法原理、討論了按時(shí)間抽取FFT算法的特點(diǎn).該論文對(duì)硬件描述語言的描述方法和風(fēng)格做了一定的探討,介紹了硬件描述語言的開發(fā)環(huán)境MAXPLUSII.在此基礎(chǔ)上,該論文詳細(xì)闡述了數(shù)字集成系統(tǒng)的高層次設(shè)計(jì)方法,討論了數(shù)字系統(tǒng)設(shè)計(jì)層次的劃分和數(shù)字系統(tǒng)的自頂向下的設(shè)計(jì)方法,探討了數(shù)字集成系統(tǒng)的系統(tǒng)級(jí)設(shè)計(jì)和寄存器傳輸級(jí)設(shè)計(jì),描述了數(shù)字集成系統(tǒng)的高層次綜合方法.最后該文描述了數(shù)字信號(hào)處理系統(tǒng)結(jié)構(gòu)的實(shí)現(xiàn)方法,指出常見的高速、實(shí)時(shí)信號(hào)處理系統(tǒng)的四種結(jié)構(gòu);由于FFT算法在數(shù)字信號(hào)處理中占有重要的地位,所以該文提出了用FPGA實(shí)現(xiàn)FFT的一種設(shè)計(jì)思想,給出了總體實(shí)現(xiàn)框圖;重點(diǎn)設(shè)計(jì)實(shí)現(xiàn)了FFT算法中的蝶形處理單元,采用了一種高效乘法器算法設(shè)計(jì)實(shí)現(xiàn)了蝶形處理單元中的旋轉(zhuǎn)因子乘法器,從而提高了蝶形處理器的運(yùn)算速度,降低了運(yùn)算復(fù)雜度.
標(biāo)簽： FPGA 數(shù)字信號(hào)處理 中的應(yīng)用
上傳時(shí)間： 2013-07-19
上傳用戶：woshiayin
正交頻分復(fù)用(OnIlogonaJ Frequency Division Multiplexing，OFDM)技術(shù)通過將整個(gè)信道分為多個(gè)帶寬相等并行傳輸?shù)淖有诺?，通過將信息經(jīng)過子信道獨(dú)立傳輸來實(shí)現(xiàn)通信，子信道的正交性可以保證最大限度的利用頻譜資源。OFDM系統(tǒng)通過循環(huán)前綴來消除符號(hào)間干擾(ISI)，通過IDFT/DFT調(diào)制解調(diào)降低了系統(tǒng)實(shí)現(xiàn)的復(fù)雜度。由于其頻譜利用率高，抗多徑能力強(qiáng)，在多種通信場合中都得到了應(yīng)用。雖然有著上述優(yōu)點(diǎn)，但為了準(zhǔn)確的恢復(fù)信號(hào)，信道估計(jì)是OFDM系統(tǒng)中必須實(shí)現(xiàn)的一環(huán)。 本文正是針對(duì)OFDM接收機(jī)中的信道估計(jì)模塊的運(yùn)算部件的實(shí)現(xiàn)進(jìn)行了研究。首先，研究了OFDM信道估計(jì)的LS算法，一階線性插值算法，二次多項(xiàng)式插值算法，建立了適用于寬帶通信系統(tǒng)的信道估計(jì)模塊模型。其次研究了加法器電路和乘法器電路的實(shí)現(xiàn)，包括進(jìn)位行波加法器，曼徹斯特進(jìn)位鏈，超前進(jìn)位加法器和乘法原理，陣列乘法器，wallace樹乘法器及BOOTH編碼算法，并分析了各種電路的特性及優(yōu)缺點(diǎn)。接著研究了幾種主要的除法器設(shè)計(jì)算法，包括數(shù)字循環(huán)算法，基于函數(shù)迭代的算法，以及CORDIC算法，結(jié)合信道估計(jì)的特點(diǎn)選擇了函數(shù)迭代和CORDIC算法作為具體實(shí)現(xiàn)的方法。最后，在前面的設(shè)計(jì)的基礎(chǔ)上在FPGA芯片上實(shí)現(xiàn)了前面的設(shè)計(jì)方案。
標(biāo)簽： OFDM FPGA 信道估計(jì) 模塊
上傳時(shí)間： 2013-06-06
上傳用戶：yyyyyyyyyy
近年來,隨著微電子技術(shù)的高速發(fā)展,數(shù)字圖像壓縮編碼技術(shù)的逐漸成熟,實(shí)時(shí)圖象處理在多媒體、HDTV、圖像通信等領(lǐng)域有著越來越廣泛的應(yīng)用,圖像壓縮/解壓的IC芯片也已成為多媒體技術(shù)的核心,實(shí)現(xiàn)這些算法芯片的研究成為信息產(chǎn)業(yè)的新熱點(diǎn).該文基于FPGA設(shè)計(jì)了JPEG圖像壓縮編解碼芯片,通過改進(jìn)算法優(yōu)化結(jié)構(gòu),在合理地利用硬件資源的條件下,有效地挖掘出算法內(nèi)在的并行性.在JPEG編碼器設(shè)計(jì)中,改進(jìn)了JEONG的DCT變換算法,采用流水線優(yōu)化算法解決時(shí)間并行性問題,提高了DCT/IDCT模塊的運(yùn)算速度;設(shè)計(jì)了基于查找表結(jié)構(gòu)的定點(diǎn)乘法器,便于在設(shè)計(jì)中共享乘法單元,以適應(yīng)流水線設(shè)計(jì)的要求;依據(jù)Huffman編碼表的規(guī)律性,采用并行查找表結(jié)構(gòu),用較少的存儲(chǔ)單元完成Huffman編解碼的運(yùn)算,同時(shí)也提高了編解碼速度.在JPEG解碼器設(shè)計(jì)中,根據(jù)Huffman碼字本身的特點(diǎn)和JPEG標(biāo)準(zhǔn),設(shè)計(jì)了一種Huffman碼字分組結(jié)構(gòu),基于該結(jié)構(gòu)提出分組Huffman查找表及地址編碼的設(shè)計(jì)方法,進(jìn)而完成了新的快速Huffman解碼算法及其模塊設(shè)計(jì).整個(gè)設(shè)計(jì)及其各個(gè)模塊都在ALTERA公司的EDA工具QUARTUSII平臺(tái)上進(jìn)行了邏輯綜合及功能和時(shí)序仿真.綜合和仿真結(jié)果表明,基于FPGA的JPEG圖像編解碼芯片消耗很少的FPGA硬件資源,達(dá)到了較高的工作頻率,在速度和資源利用率方面均達(dá)到了較優(yōu)的狀態(tài),可滿足實(shí)時(shí)JPEG圖像編解碼的要求.在邏輯設(shè)計(jì)的基礎(chǔ)上,該設(shè)計(jì)可以進(jìn)一步作硬件仿真和實(shí)驗(yàn),將源代碼燒錄進(jìn)FPGA芯片,作為獨(dú)立器件或有自主知識(shí)產(chǎn)權(quán)的JPEG IP模塊,應(yīng)用于可視電話、手機(jī)和會(huì)議電視等低成本JPEG編解碼系統(tǒng)的實(shí)現(xiàn).
標(biāo)簽： FPGA JPEG 編解碼 芯片設(shè)計(jì)
上傳時(shí)間： 2013-05-31
上傳用戶：yuying4000
隨著數(shù)字信號(hào)處理技術(shù)應(yīng)用的不斷深入，數(shù)字信號(hào)處理系統(tǒng)的實(shí)現(xiàn)面臨著很多挑戰(zhàn)，其中面臨的四個(gè)主要問題是：速度、設(shè)計(jì)規(guī)模、功耗和開發(fā)周期。因此許多數(shù)字信號(hào)處理的實(shí)現(xiàn)方法被提出，其中基于FPGA的實(shí)現(xiàn)技術(shù)就是其中的重要技術(shù)之一。 本文以數(shù)字信號(hào)處理系統(tǒng)的實(shí)現(xiàn)為應(yīng)用背景，著重研究了基于FPGA的數(shù)字濾波器實(shí)現(xiàn)技術(shù)。本文分為兩個(gè)主要部分： 第一部分以Xilinx公司的FPGA為例，總結(jié)了FPGA設(shè)計(jì)的基本方法及設(shè)計(jì)流程，并在此基礎(chǔ)上介紹了一種用于產(chǎn)品快速開發(fā)的設(shè)計(jì)方式—基于SystemGenerator的設(shè)計(jì)方式，這種設(shè)計(jì)方式向數(shù)字信號(hào)處理系統(tǒng)的設(shè)計(jì)者提供了自上而下的FPGA解決方案。 第二部分系統(tǒng)地研究了基于FPGA的數(shù)字濾波器實(shí)現(xiàn)技術(shù)。該部分首先研究了三種適合于FPGA的FIR濾波器實(shí)現(xiàn)方法，直接結(jié)構(gòu)、轉(zhuǎn)置結(jié)構(gòu)及分布式算法。其次，討論了針對(duì)直接結(jié)構(gòu)FIR濾波器的乘法器優(yōu)化技術(shù)，CSD編碼和系數(shù)分解，以及針對(duì)轉(zhuǎn)置結(jié)構(gòu)FIR濾波器的乘法器優(yōu)化技術(shù)，簡化加法器圖，并結(jié)合實(shí)例給出了它們的優(yōu)化效果。再次，介紹了直接結(jié)構(gòu)FIR濾波器中常用多操作數(shù)加法實(shí)現(xiàn)方法，二叉樹和Wallace樹，并在Wallace樹的基礎(chǔ)上提出了一種適合于FPGA的1比特多操作數(shù)加法結(jié)構(gòu)，這種實(shí)現(xiàn)結(jié)構(gòu)在實(shí)現(xiàn)采樣字長與系數(shù)字長均為l比特的FIR濾波器時(shí)，使FPGA的資源利用率得到明顯提高。最后還給出了三種FIR濾波器實(shí)現(xiàn)方法在FPGA中應(yīng)用的優(yōu)缺點(diǎn)及其適用性，并給出了一個(gè)帶通濾波器的設(shè)計(jì)實(shí)例。 論文的研究成果已應(yīng)用于“北斗一號(hào)”導(dǎo)航定位接收機(jī)中。
標(biāo)簽： FPGA 數(shù)字濾波器 實(shí)現(xiàn)技術(shù)
上傳時(shí)間： 2013-08-01
上傳用戶：Andy123456
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
