<sup id="wyecu"></sup>
PowerLogic漢化，漢化方法如下：(以POWERPCB軟件安裝在C 盤為例，如果裝在其他盤時(shí)請(qǐng)更改相應(yīng)驅(qū)動(dòng)盤號(hào)) 請(qǐng)根據(jù)使用的PADS-PowerLogic和PowerPCB版本選擇下面不同的內(nèi)容： PowerLogic部分 設(shè)置 PADS-PowerLogic v4.0 中文菜單: 備份 c:\padspwr\powerlogic\menufile.dat 到 c:\padspwr\powerlogic\menufile_log_v40.eng 拷貝 menufile_log_v40.chi 到 c:\padspwr\powerlogic\menufile.dat PowerPCB部分 設(shè)置 PADS-PowerPCB v5.0 中文菜單: 備份 c:\padspwr\powerpcb\menufile.dat 到 c:\padspwr\powerpcb\menufile_pcb_v50.eng 拷貝 menufile_pcb_v50.chi 到 c:\padspwr\powerpcb\menufile.dat
標(biāo)簽： PowerLogic 漢化
上傳時(shí)間： 2013-05-22
上傳用戶：pscsmon
原理圖和pcb圖的漢化 方法 PowerLogic漢化 PowerPCB漢化
上傳時(shí)間： 2013-06-12
上傳用戶：jjq719719
本文研究的視頻處理系統(tǒng)是上海市科委技術(shù)攻關(guān)基金項(xiàng)目“計(jì)算機(jī)視覺(jué)及其芯片化實(shí)現(xiàn)”的一部分，主要完成計(jì)算機(jī)視覺(jué)系統(tǒng)的一些基本工作，即視頻圖像的采集、預(yù)處理和顯示等。 視頻圖像采集和預(yù)處理系統(tǒng)以Xilinx公司Virtex-ⅡPro系列的FPGA為核心控制器件，結(jié)合視頻模數(shù)轉(zhuǎn)換芯片和VGA顯示器，完成視頻圖像的實(shí)時(shí)采集、預(yù)處理和顯示。采集和顯示部分作為同外界交流信息的渠道，是構(gòu)成計(jì)算機(jī)視覺(jué)系統(tǒng)必不可少的一部分；圖像預(yù)處理則是計(jì)算機(jī)視覺(jué)系統(tǒng)進(jìn)行高層處理的基礎(chǔ)，優(yōu)秀的預(yù)處理算法能有效改善圖像質(zhì)量，提高系統(tǒng)分析判斷的準(zhǔn)確性。 本文在介紹基于FPGA的視頻采集、預(yù)處理系統(tǒng)整體架構(gòu)的基礎(chǔ)上，圍繞以下四個(gè)方面展開(kāi)了工作： 1.研究并給出了兩種基于FPGA的設(shè)計(jì)方案用于實(shí)現(xiàn)YCrCb色度空間到RGB色度空間的轉(zhuǎn)換； 2.針對(duì)采集的視頻圖像，根據(jù)VGA顯示的要求，給出了一種實(shí)現(xiàn)圖像去隔行的方案； 3.分析了一系列圖像濾波的預(yù)處理算法，如均值濾波、中值濾波和自適應(yīng)濾波等，在比較和總結(jié)各算法特點(diǎn)的基礎(chǔ)上，提出了一種新的適用于處理混合噪聲的濾波算法：混合自適應(yīng)濾波法； 4.根據(jù)算法特點(diǎn)設(shè)計(jì)了多種采用FPGA實(shí)現(xiàn)的圖像濾波算法，并對(duì)硬件算法進(jìn)行RTL級(jí)的功能仿真和驗(yàn)證，還給出了各種濾波算法的實(shí)驗(yàn)結(jié)果，在此基礎(chǔ)上對(duì)各種算法的效果進(jìn)行直觀的比較。 文中，預(yù)處理算法的實(shí)現(xiàn)充分利用了FPGA的片內(nèi)資源，體現(xiàn)了FPGA在圖像處理方面的特點(diǎn)及優(yōu)勢(shì)。同時(shí)，視頻采集和顯示的控制模塊也由同一FPGA芯片實(shí)現(xiàn)，從而簡(jiǎn)化了系統(tǒng)整體結(jié)構(gòu)。視頻采集和預(yù)處理系統(tǒng)在FPGA上的成功實(shí)現(xiàn)為“計(jì)算機(jī)視覺(jué)及其芯片化實(shí)現(xiàn)”奠定了必要的基礎(chǔ)、提供了一定理論依據(jù)。
上傳時(shí)間： 2013-04-24
上傳用戶：我好難過(guò)
H.264視頻編解碼標(biāo)準(zhǔn)以其高壓縮比、高圖像質(zhì)量、良好的網(wǎng)絡(luò)適應(yīng)性等優(yōu)點(diǎn)在數(shù)字電視廣播、網(wǎng)絡(luò)視頻流媒體傳輸、視頻實(shí)時(shí)通信等許多方面得到了廣泛應(yīng)用。提高H.264幀內(nèi)預(yù)測(cè)的速度，對(duì)于實(shí)時(shí)性要求較高的場(chǎng)合具有重大的意義。為此，論文在總結(jié)國(guó)內(nèi)外相關(guān)研究的基礎(chǔ)上，針對(duì)H.264幀內(nèi)預(yù)測(cè)的軟件實(shí)現(xiàn)具有運(yùn)算量大、實(shí)時(shí)性差等缺點(diǎn)，提出了一種基于FPGA的高并行、多流水線結(jié)構(gòu)的幀內(nèi)預(yù)測(cè)算法的硬件實(shí)現(xiàn)。 論文在詳細(xì)闡述H.264幀內(nèi)預(yù)測(cè)編碼技術(shù)的基礎(chǔ)上，分析了17種預(yù)測(cè)模式算法，通過(guò)Matlab仿真建模，直觀地給出了預(yù)測(cè)模式的預(yù)測(cè)效果，并在JM12.2官方驗(yàn)證平臺(tái)上測(cè)試比較各種預(yù)測(cè)模式對(duì)編碼性能的影響，以此為根據(jù)對(duì)幀內(nèi)預(yù)測(cè)模式進(jìn)行裁剪。接著論文提出了基于FPGA的幀內(nèi)預(yù)測(cè)系統(tǒng)的設(shè)計(jì)方案，將前段采集劍的RGB圖像通過(guò)色度轉(zhuǎn)換模塊轉(zhuǎn)換成YCbCr圖像，存入片外SDRAM中，控制模塊負(fù)責(zé)讀寫數(shù)掘送入幀內(nèi)預(yù)測(cè)模塊進(jìn)行處理。幀內(nèi)預(yù)測(cè)模塊中，采用一種并行結(jié)構(gòu)的可配置處理單元，即先求和再移位最后限幅的電路結(jié)構(gòu)，來(lái)計(jì)算各預(yù)測(cè)模式下的預(yù)測(cè)值，極大地減小了預(yù)測(cè)電路的復(fù)雜度。針對(duì)預(yù)測(cè)模式選擇算法，論文采用多模式并行運(yùn)算的方法，即多個(gè)結(jié)構(gòu)相同的殘差計(jì)算模塊，同時(shí)計(jì)算各種預(yù)測(cè)模式對(duì)應(yīng)的SATD值，充分發(fā)揮FPGA高速并行處理的能力。其中Hadamard變換使用行列分離的變換方法，采用蝶形快速變換、流水線設(shè)計(jì)提高硬件的工作效率。最后，論文設(shè)計(jì)了LCD顯示模塊直觀地顯示所得到的最佳預(yù)測(cè)模式。 整個(gè)幀內(nèi)預(yù)測(cè)系統(tǒng)被劃分成多個(gè)功能模塊，采用層次化、模塊化的設(shè)計(jì)思想，并采用流水線結(jié)構(gòu)和乒乓操作來(lái)提高系統(tǒng)的并行性、運(yùn)行速度和總線利用率。所有模塊用Verilog語(yǔ)言設(shè)計(jì)，由Modelsim仿真和集成開(kāi)發(fā)環(huán)境ISE9.1綜合。仿真與綜合結(jié)果表明，系統(tǒng)時(shí)鐘頻率最高達(dá)到106.7MHz。該設(shè)計(jì)在完成功能的基礎(chǔ)上，能夠較好地滿足實(shí)時(shí)性要求。論文對(duì)于研究基于FPGA的H.264視頻壓縮編碼系統(tǒng)進(jìn)行了有益的探索，具有一定的實(shí)用價(jià)值。
標(biāo)簽： H264 視頻編碼器 幀內(nèi)預(yù)測(cè) 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-07-21
上傳用戶：ABCD_ABCD
運(yùn)用Verilog語(yǔ)言來(lái)實(shí)現(xiàn)在FPGA的中值濾波
標(biāo)簽： Verilog FPGA 中值濾波 程序
上傳時(shí)間： 2013-08-04
上傳用戶：yd19890720
論文研究了基于Bayer格式的CCD原始圖像的顏色插值算法，并將設(shè)計(jì)的改進(jìn)算法應(yīng)用到以FPGA為核心的圖像采集前端。出于對(duì)成本和體積的考慮，一般的數(shù)字圖像采集系統(tǒng)采用單片CCD或CMOS圖像傳感器，然后在感光表面覆蓋一層顏色...
上傳時(shí)間： 2013-08-04
上傳用戶：zhengjian
隨著多媒體技術(shù)的發(fā)展，數(shù)字圖像處理已經(jīng)成為眾多應(yīng)用系統(tǒng)的核心和基礎(chǔ)。它的發(fā)展主要依賴于兩個(gè)性質(zhì)不同、自成體系但又緊密相關(guān)的研究領(lǐng)域：圖像處理算法及其相應(yīng)的電路實(shí)現(xiàn)。圖像處理系統(tǒng)的硬件實(shí)現(xiàn)—般有三種方式：專用的圖像處理器件集成芯片(Application Specific Integrated Circuit)、數(shù)字信號(hào)處理器(Digital Signal Process)和現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array)以及相關(guān)電路組成。它們可以實(shí)時(shí)高速完成各種圖像處理算法。圖像處理中，低層的圖像預(yù)處理的數(shù)據(jù)量很大，要求處理速度快，但運(yùn)算結(jié)果相對(duì)比較簡(jiǎn)單。相對(duì)于其他兩種方式，基于FPGA的圖像處理方式的系統(tǒng)更適合于圖像的預(yù)處理。本文設(shè)計(jì)了—種基于FPGA的小波域圖像去噪系統(tǒng)。首先，闡述了基于小波變換的圖像去噪算法原理，重點(diǎn)討論了小波鄰域閾值(NeighShrink)去噪算法，并給出了該算法相應(yīng)的Matlab 仿真；然后，為了改進(jìn)鄰域閾值去噪算法中對(duì)每個(gè)分解子帶都采用相同鄰域和閾值的缺點(diǎn)，本文提出了基于最小二乘支持向量機(jī)(LS-SVM)分類的鄰域閾值去噪算法和以斯坦無(wú)偏估計(jì) (SURE)為準(zhǔn)則同時(shí)結(jié)合小波系數(shù)尺度間關(guān)系的鄰域閾值去噪算法。經(jīng)Matlab實(shí)驗(yàn)表明，相比于其他幾種經(jīng)典算法，本文提出的兩種改進(jìn)算法在濾除噪聲的同時(shí)能更好地保護(hù)圖像細(xì)節(jié)，并在較高噪聲情況下能獲得更高的峰值信噪比。在此基礎(chǔ)上本文將提出的改進(jìn)小波鄰域閾值去噪算法進(jìn)行了相應(yīng)的簡(jiǎn)化，以滿足低噪聲處理要求且易于在FPGA上實(shí)現(xiàn)；最后，給出了基于 FPGA的小波鄰域閾值去噪系統(tǒng)的總體結(jié)構(gòu)和FPGA內(nèi)部各功能模塊的具體實(shí)現(xiàn)方案，包括二維離散小波變換模塊、二維離散小波逆變換模塊、SDRAM存儲(chǔ)器控制模塊、去噪計(jì)算模塊和系統(tǒng)核心控制模塊，并對(duì)各個(gè)系統(tǒng)模塊和整體進(jìn)行了仿真驗(yàn)證，結(jié)果表明本文設(shè)計(jì)的基于FPGA 的小波鄰域閾值去噪系統(tǒng)能滿足實(shí)際的圖像處理要求，具有一定的理論和實(shí)際應(yīng)用價(jià)值。關(guān)鍵詞：圖像處理系統(tǒng)，F(xiàn)PGA，圖像去噪算法，小波變換
上傳時(shí)間： 2013-05-16
上傳用戶：450976175
Multisim11.0加破解及漢化補(bǔ)丁
上傳時(shí)間： 2013-04-24
上傳用戶：franktu
詳細(xì)描述了4個(gè)模塊化編程的實(shí)例，包括LED閃爍、led漸亮漸暗、電子時(shí)鐘。是從入門級(jí)到高級(jí)編程的一個(gè)很好實(shí)例示范
標(biāo)簽： C語(yǔ)言 模塊化 編程實(shí)例
上傳時(shí)間： 2013-05-28
上傳用戶：yd19890720
數(shù)字信道化接收機(jī)具有監(jiān)視頻段寬、靈敏度高、動(dòng)態(tài)范圍大和能夠處理多個(gè)同時(shí)到達(dá)信號(hào)等優(yōu)點(diǎn)，是當(dāng)今雷達(dá)偵察接收機(jī)的主要研究方向。在數(shù)字信道化偵察接收系統(tǒng)中，從輸出中頻信號(hào)到變換至基帶信號(hào)的信號(hào)預(yù)處理部分主要有兩...
標(biāo)簽： 寬帶 偵察接收機(jī) 數(shù)字信道化
上傳時(shí)間： 2013-06-16
上傳用戶：碉堡1234
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
