二次雷達(dá)(Secondary Surveillance Radar)是民航空中管制(Air Traffic Control)和軍事敵我識(shí)別(Identification Friend or Foe)系統(tǒng)中的關(guān)鍵部分,由于這兩個(gè)應(yīng)用領(lǐng)域都要求很高的可靠性和穩(wěn)定性,因此,二次雷達(dá)一直是國內(nèi)外雷達(dá)信號(hào)處理領(lǐng)域的研究熱點(diǎn).傳統(tǒng)的機(jī)載二次雷達(dá)應(yīng)答器普遍采用中小規(guī)模集成電路和分立元件設(shè)計(jì),其穩(wěn)定性和可靠性差,實(shí)時(shí)處理能力也很有限,無法完成高密度、大容量的應(yīng)答.針對(duì)這些缺陷,本論文提出一種全新的應(yīng)答數(shù)字信號(hào)處理器硬件結(jié)構(gòu),即FPGA+DSP的混合結(jié)構(gòu).這種硬件體系結(jié)構(gòu)的特點(diǎn)是可靠性高,集成度高,通用性強(qiáng),適于模塊化設(shè)計(jì),處理速度快,能實(shí)時(shí)處理多個(gè)應(yīng)答信號(hào),以及進(jìn)行置信度分析和生成報(bào)表.此項(xiàng)目中,本文作者主要負(fù)責(zé)FPGA部分硬件設(shè)計(jì).FPGA主要完成雙通道數(shù)據(jù)采集、產(chǎn)生視頻信號(hào)和旁瓣抑制信號(hào)、計(jì)算當(dāng)前飛機(jī)相對(duì)本地接收天線的方位和距離、與DSP實(shí)時(shí)交換數(shù)據(jù)、上傳報(bào)表等功能.論文詳細(xì)分析了接收機(jī)信號(hào)處理算法在FPGA中的硬件實(shí)現(xiàn)方案,在提高系統(tǒng)可靠性、堅(jiān)固性以及FPGA資源的合理利用方面做了深入的探討.同時(shí)給出不同層次關(guān)鍵模塊的HDL實(shí)現(xiàn)及其時(shí)序仿真結(jié)果.
標(biāo)簽：
FPGA
機(jī)載
二次雷達(dá)
硬件系統(tǒng)
上傳時(shí)間：
2013-04-24
上傳用戶：西伯利亞狼
