亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

互補(bǔ)

  • EVDO基本原理和關(guān)鍵技術(shù)

      §培訓(xùn)目標(biāo):   本課程主要對EVDO的基本原理和關(guān)鍵技術(shù)進(jìn)行介紹。通過本課程的學(xué)習(xí),可以了解EVDO Rev.0和Rev.A的空中接口和關(guān)鍵技術(shù),以及1X/DO互操作的相關(guān)規(guī)則等。   §培訓(xùn)內(nèi)容:   EVDO技術(shù)發(fā)展、網(wǎng)絡(luò)結(jié)構(gòu)簡介;   EVDO Rev.0和RevA的空中接口結(jié)構(gòu);   EVDO Rev.0和RevA的關(guān)鍵技術(shù);   1X / DO互操作原則;

    標(biāo)簽: EVDO 關(guān)鍵技術(shù)

    上傳時間: 2014-03-25

    上傳用戶:d815185728

  • Cadence PSD 15.0版本功能介紹

    隨著PCB設(shè)計復(fù)雜程度的不斷提高,設(shè)計工程師對 EDA工具在交互性和處理復(fù)雜層次化設(shè)計功能的要求也越來越高。Cadence Design Systems, Inc. 作為世界第一的EDA工具供應(yīng)商,在這些方面一直為用戶提供業(yè)界領(lǐng)先的解決方案。在 Concept-HDL15.0中,這些功能又得到了大度地提升。首先,Concept-HDL15.0,提供了交互式全局屬性修改刪除,以及全局器件替換的圖形化工作界面。在這些全新的工作環(huán)境中,用戶可以在圖紙,設(shè)計,工程不同的級別上對器件,以及器件/線網(wǎng)的屬性進(jìn)行全局性的編輯。

    標(biāo)簽: Cadence 15.0 PSD 版本

    上傳時間: 2013-11-19

    上傳用戶:38553903210

  • PCB阻抗匹配計算工具(附教程)

    附件是一款PCB阻抗匹配計算工具,點(diǎn)擊CITS25.exe直接打開使用,無需安裝。附件還帶有PCB連板的一些計算方法,連板的排法和PCB聯(lián)板的設(shè)計驗(yàn)驗(yàn)。 PCB設(shè)計的經(jīng)驗(yàn)建議:       1.一般連板長寬比率為1:1~2.5:1,同時注意For FuJi Machine:a.最大進(jìn)板尺寸為:450*350mm,       2.針對有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位.     3.連板方向以同一方向?yàn)閮?yōu)先,考量對稱防呆,特殊情況另作處理.     4.連板掏空長度超過板長度的1/2時,需加補(bǔ)強(qiáng)邊.       5.陰陽板的設(shè)計需作特殊考量.       6.工藝邊需根據(jù)實(shí)際需要作設(shè)計調(diào)整,軌道邊一般不少於6mm,實(shí)際中需考量板邊零件的排布,軌道設(shè)備正常卡壓距離為不少於3mm,及符合實(shí)際要求下的連板經(jīng)濟(jì)性.       7.FIDUCIAL MARK或稱光學(xué)定位點(diǎn),一般設(shè)計在對角處,為2個或4個,同時MARK點(diǎn)面需平整,無氧化,脫落現(xiàn)象;定位孔設(shè)計在板邊,為對稱設(shè)計,一般為4個,直徑為3mm,公差為±0.01inch.       8.V-cut深度需根據(jù)連板大小及基板板厚考量,角度建議為不少於45°.       9.連板設(shè)計的同時,需基於基板的分板方式考量<人工(治具)還是使用分板設(shè)備>.  10.使用針孔(郵票孔)聯(lián)接:需請考慮斷裂后的毛刺,及是否影響COB工序的Bonding機(jī)上的夾具穩(wěn)定工作,還應(yīng)考慮是否有無影響插件過軌道,及是否影響裝配組裝. 

    標(biāo)簽: PCB 阻抗匹配 計算工具 教程

    上傳時間: 2014-12-31

    上傳用戶:sunshine1402

  • PCB阻抗匹配計算工具(附教程)

    附件是一款PCB阻抗匹配計算工具,點(diǎn)擊CITS25.exe直接打開使用,無需安裝。附件還帶有PCB連板的一些計算方法,連板的排法和PCB聯(lián)板的設(shè)計驗(yàn)驗(yàn)。 PCB設(shè)計的經(jīng)驗(yàn)建議:       1.一般連板長寬比率為1:1~2.5:1,同時注意For FuJi Machine:a.最大進(jìn)板尺寸為:450*350mm,       2.針對有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位.     3.連板方向以同一方向?yàn)閮?yōu)先,考量對稱防呆,特殊情況另作處理.     4.連板掏空長度超過板長度的1/2時,需加補(bǔ)強(qiáng)邊.       5.陰陽板的設(shè)計需作特殊考量.       6.工藝邊需根據(jù)實(shí)際需要作設(shè)計調(diào)整,軌道邊一般不少於6mm,實(shí)際中需考量板邊零件的排布,軌道設(shè)備正常卡壓距離為不少於3mm,及符合實(shí)際要求下的連板經(jīng)濟(jì)性.       7.FIDUCIAL MARK或稱光學(xué)定位點(diǎn),一般設(shè)計在對角處,為2個或4個,同時MARK點(diǎn)面需平整,無氧化,脫落現(xiàn)象;定位孔設(shè)計在板邊,為對稱設(shè)計,一般為4個,直徑為3mm,公差為±0.01inch.       8.V-cut深度需根據(jù)連板大小及基板板厚考量,角度建議為不少於45°.       9.連板設(shè)計的同時,需基於基板的分板方式考量<人工(治具)還是使用分板設(shè)備>.  10.使用針孔(郵票孔)聯(lián)接:需請考慮斷裂后的毛刺,及是否影響COB工序的Bonding機(jī)上的夾具穩(wěn)定工作,還應(yīng)考慮是否有無影響插件過軌道,及是否影響裝配組裝. 

    標(biāo)簽: PCB 阻抗匹配 計算工具 教程

    上傳時間: 2013-10-15

    上傳用戶:3294322651

  • 可編輯程邏輯及IC開發(fā)領(lǐng)域的EDA工具介紹

    EDA (Electronic Design Automation)即“電子設(shè)計自動化”,是指以計算機(jī)為工作平臺,以EDA軟件為開發(fā)環(huán)境,以硬件描述語言為設(shè)計語言,以可編程器件PLD為實(shí)驗(yàn)載體(包括CPLD、FPGA、EPLD等),以集成電路芯片為目標(biāo)器件的電子產(chǎn)品自動化設(shè)計過程。“工欲善其事,必先利其器”,因此,EDA工具在電子系統(tǒng)設(shè)計中所占的份量越來越高。下面就介紹一些目前較為流行的EDA工具軟件。 PLD 及IC設(shè)計開發(fā)領(lǐng)域的EDA工具,一般至少要包含仿真器(Simulator)、綜合器(Synthesizer)和配置器(Place and Routing, P&R)等幾個特殊的軟件包中的一個或多個,因此這一領(lǐng)域的EDA工具就不包括Protel、PSpice、Ewb等原理圖和PCB板設(shè)計及電路仿真軟件。目前流行的EDA工具軟件有兩種分類方法:一種是按公司類別進(jìn)行分類,另一種是按功能進(jìn)行劃分。 若按公司類別分,大體可分兩類:一類是EDA 專業(yè)軟件公司,業(yè)內(nèi)最著名的三家公司是Cadence、Synopsys和Mentor Graphics;另一類是PLD器件廠商為了銷售其產(chǎn)品而開發(fā)的EDA工具,較著名的公司有Altera、Xilinx、lattice等。前者獨(dú)立于半導(dǎo)體器件廠商,具有良好的標(biāo)準(zhǔn)化和兼容性,適合于學(xué)術(shù)研究單位使用,但系統(tǒng)復(fù)雜、難于掌握且價格昂貴;后者能針對自己器件的工藝特點(diǎn)作出優(yōu)化設(shè)計,提高資源利用率,降低功耗,改善性能,比較適合產(chǎn)品開發(fā)單位使用。 若按功能分,大體可以分為以下三類。 (1) 集成的PLD/FPGA開發(fā)環(huán)境 由半導(dǎo)體公司提供,基本上可以完成從設(shè)計輸入(原理圖或HDL)→仿真→綜合→布線→下載到器件等囊括所有PLD開發(fā)流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ,Xilinx公司的ISE,Lattice公司的 ispDesignExpert等。其優(yōu)勢是功能全集成化,可以加快動態(tài)調(diào)試,縮短開發(fā)周期;缺點(diǎn)是在綜合和仿真環(huán)節(jié)與專業(yè)的軟件相比,都不是非常優(yōu)秀的。 (2) 綜合類 這類軟件的功能是對設(shè)計輸入進(jìn)行邏輯分析、綜合和優(yōu)化,將硬件描述語句(通常是系統(tǒng)級的行為描述語句)翻譯成最基本的與或非門的連接關(guān)系(網(wǎng)表),導(dǎo)出給PLD/FPGA廠家的軟件進(jìn)行布局和布線。為了優(yōu)化結(jié)果,在進(jìn)行較復(fù)雜的設(shè)計時,基本上都使用這些專業(yè)的邏輯綜合軟件,而不采用廠家提供的集成PLD/FPGA開發(fā)工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真類 這類軟件的功能是對設(shè)計進(jìn)行模擬仿真,包括布局布線(P&R)前的“功能仿真”(也叫“前仿真”)和P&R后的包含了門延時、線延時等的“時序仿真”(也叫“后仿真”)。復(fù)雜一些的設(shè)計,一般需要使用這些專業(yè)的仿真軟件。因?yàn)橥瑯拥脑O(shè)計輸入,專業(yè)軟件的仿真速度比集成環(huán)境的速度快得多。此類軟件最著名的要算Model Technology公司的Modelsim,Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介紹了一些具代表性的EDA 工具軟件。它們在性能上各有所長,有的綜合優(yōu)化能力突出,有的仿真模擬功能強(qiáng),好在多數(shù)工具能相互兼容,具有互操作性。比如Altera公司的 QuartusII集成開發(fā)工具,就支持多種第三方的EDA軟件,用戶可以在QuartusII軟件中通過設(shè)置直接調(diào)用Modelsim和 Synplify進(jìn)行仿真和綜合。 如果設(shè)計的硬件系統(tǒng)不是很大,對綜合和仿真的要求不是很高,那么可以在一個集成的開發(fā)環(huán)境中完成整個設(shè)計流程。如果要進(jìn)行復(fù)雜系統(tǒng)的設(shè)計,則常規(guī)的方法是多種EDA工具協(xié)調(diào)工作,集各家之所長來完成設(shè)計流程。

    標(biāo)簽: EDA 編輯 邏輯

    上傳時間: 2013-10-11

    上傳用戶:1079836864

  • Cadence PSD 15.0版本功能介紹

    隨著PCB設(shè)計復(fù)雜程度的不斷提高,設(shè)計工程師對 EDA工具在交互性和處理復(fù)雜層次化設(shè)計功能的要求也越來越高。Cadence Design Systems, Inc. 作為世界第一的EDA工具供應(yīng)商,在這些方面一直為用戶提供業(yè)界領(lǐng)先的解決方案。在 Concept-HDL15.0中,這些功能又得到了大度地提升。首先,Concept-HDL15.0,提供了交互式全局屬性修改刪除,以及全局器件替換的圖形化工作界面。在這些全新的工作環(huán)境中,用戶可以在圖紙,設(shè)計,工程不同的級別上對器件,以及器件/線網(wǎng)的屬性進(jìn)行全局性的編輯。

    標(biāo)簽: Cadence 15.0 PSD 版本

    上傳時間: 2013-11-12

    上傳用戶:ANRAN

  • pcb布線經(jīng)驗(yàn)精華

    布線需要考慮的問題很多,但是最基本的的還是要做到周密,謹(jǐn)慎。寄生元件危害最大的情況印刷電路板布線產(chǎn)生的主要寄生元件包括:寄生電阻、寄生電容和寄生電感。例如:PCB 的寄生電阻由元件之間的走線形成;電路板上的走線、焊盤和平行走線會產(chǎn)生寄生電容;寄生電感的產(chǎn)生途徑包括環(huán)路電感、互感和過孔。當(dāng)將電路原理圖轉(zhuǎn)化為實(shí)際的PCB 時,所有這些寄生元件都可能對電路的有效性產(chǎn)生干擾。本文將對最棘手的電路板寄生元件類型— 寄生電容進(jìn)行量化,并提供一個可清楚看到寄生電容對電路性能影響的示例。

    標(biāo)簽: pcb 布線 經(jīng)驗(yàn)

    上傳時間: 2013-10-13

    上傳用戶:563686540

  • PXI技術(shù)概覽與規(guī)范最新發(fā)展

      過去十五年以來,自動化測試領(lǐng)域出現(xiàn)了一些明顯的趨勢:從設(shè)計到生產(chǎn)的每個階段,自動化程度越來越高;單一的待測設(shè)備往往集成了多種的標(biāo)準(zhǔn)和協(xié)議;從商業(yè)角度考慮,縮短產(chǎn)品投放市場時間的壓力也與日俱增;與此同時,著眼于整個經(jīng)濟(jì)環(huán)境的大背景下,各個企業(yè)也都面臨著更加嚴(yán)峻的成本控制要求;此外,對制造業(yè)的自動化測試而言,測試設(shè)備的體積和功耗已經(jīng)無法再隨著測試需求線形增長。   PXI 平臺的出現(xiàn)為自動化測試提供了一種新的思路。 N I 于 1997 年提出 PXI 標(biāo)準(zhǔn),標(biāo)準(zhǔn)化的商業(yè)技術(shù)讓 PXI 技術(shù)在過去十五年中以驚人的速度在測試和控制應(yīng)用領(lǐng)域得到廣泛的接受,并且已經(jīng)成為主流的模塊化儀器平臺。不僅得到眾多主流測試測量廠商的支持,而且全球各地的用戶基于 PXI 平臺在多個領(lǐng)域?qū)崿F(xiàn)各種不同的應(yīng)用。本文將對 PXI 規(guī)范進(jìn)行概述并介紹一些最新發(fā)展及應(yīng)用。     PXI(PCI eXtensions for Instrumentatio n) 是一種基于PC技術(shù)的面向測試測量和自動化應(yīng)用的堅(jiān)固平臺。 PXI 標(biāo)準(zhǔn)將 Com pactPCI 標(biāo)準(zhǔn)(具有 PCI 電氣總線特性,同時具有堅(jiān)固的、模塊化的歐卡封裝)與專用同步總線和軟件特性結(jié)合在一起。該標(biāo)準(zhǔn)由 PXI 系統(tǒng)聯(lián)盟( PXIS A )進(jìn)行管理,這是一個由世界各地超過 50 家公司共同簽約的聯(lián)盟,其宗旨是為了推動 PXI 標(biāo)準(zhǔn)的應(yīng)用,保證各廠商產(chǎn)品的互操作性,并維護(hù) PXI 規(guī)范。

    標(biāo)簽: PXI 發(fā)展

    上傳時間: 2014-12-08

    上傳用戶:feifei0302

  • 基于1641的面向信息模型ATE應(yīng)用解決方案

    多年來,自動測試系統(tǒng)經(jīng)歷了從專用型向通用型、開放性的發(fā)展歷程,ATS作為計算機(jī)技術(shù)的一個特定領(lǐng)域,一直都是緊隨計算機(jī)技術(shù)的發(fā)展,而如今計算機(jī)技術(shù)發(fā)展到互聯(lián)網(wǎng)階段,信息模型的概念為測試領(lǐng)域發(fā)展帶來新的階段,IEEE 1641標(biāo)準(zhǔn)充分解決了ATE的互操作和TPS可移植的問題,最大限度地降低了ATS生命周期的維護(hù)費(fèi)用,具有顯著的軍事及經(jīng)濟(jì)效應(yīng)。

    標(biāo)簽: 1641 ATE 信息模型 方案

    上傳時間: 2013-10-13

    上傳用戶:busterman

  • 微電腦型盤面式控制電表(顯示幕0.56”)

    特點(diǎn) 精確度0.05%滿刻度 ±1位數(shù) 可量測 交直流電流/交直流電壓/電位計/傳送器/Pt-100/荷重元/電阻 等信號 顯示范圍0- ±19999可任意規(guī)劃 具有自動歸零與保持(開根號)功能 具有9段線性折補(bǔ)功能 4組警報功能 15BIT 類比輸出功能 數(shù)位RS-485界面

    標(biāo)簽: 0.56 微電腦 控制 電表

    上傳時間: 2013-10-12

    上傳用戶:gonuiln

主站蜘蛛池模板: 新平| 怀远县| 萨嘎县| 彰化县| 侯马市| 灵武市| 阳东县| 上饶县| 凤台县| 响水县| 蒙山县| 壶关县| 买车| 凉山| 临沂市| 冕宁县| 盘山县| 深圳市| 泰顺县| 荔浦县| 石城县| 竹溪县| 武鸣县| 老河口市| 和林格尔县| 东方市| 北碚区| 泾源县| 定远县| 夹江县| 武隆县| 蒲江县| 华池县| 习水县| 淅川县| 淄博市| 织金县| 滦平县| 自治县| 正宁县| 呼伦贝尔市|