基礎(chǔ)性試驗\r\n實踐性試驗\r\n綜合性試驗\r\n提升性試驗\r\n交通燈設(shè)計
標簽： FPGA 交通燈
上傳時間： 2013-08-13
上傳用戶：Breathe0125
基于FPGA的交通燈的設(shè)計 有Verilog HDL 源碼、仿真圖與引腳配置圖，已下載實現(xiàn)\r\n
標簽： Verilog FPGA HDL 交通燈
上傳時間： 2013-08-18
上傳用戶：BOBOniu
一篇用VHDL實現(xiàn)的交通燈設(shè)計，具有燈種顯示和倒計時功能
標簽： VHDL 交通燈
上傳時間： 2013-08-19
上傳用戶：jackandlee
這是一個用Verilog HDL語言編寫的交通燈程序。可以用Quartus II運行。
標簽： Verilog HDL 語言 編寫
上傳用戶：alex wang
基于CPLD的交通燈系統(tǒng)設(shè)計，可以給大家參考一下喲
標簽： CPLD 交通燈 系統(tǒng)設(shè)計
上傳時間： 2013-08-24
上傳用戶：x18010875091
基于cpld的交通燈設(shè)計\r\n
標簽： cpld 交通燈
上傳時間： 2013-08-31
上傳用戶：skfreeman
EDA 實驗原代碼 包括數(shù)字脈沖 觸發(fā)器 和交通燈等
標簽： EDA 實驗 代碼 交通燈
上傳時間： 2013-09-01
上傳用戶：wdq1111
交通燈信號的ｆｐｇａ實現(xiàn)。通過ｖｅｒｉｌｏｇ語言編程，在ｆｐｇａ上調(diào)試通過。
標簽： Verilog FPGA 交通燈 信號
上傳時間： 2013-09-04
上傳用戶：xwd2010
模擬交通燈設(shè)計[1
標簽： 模擬交通燈
上傳時間： 2013-10-15
上傳用戶：stvnash
CMOS 邏輯系統(tǒng)的功耗主要與時脈頻率、系統(tǒng)內(nèi)各閘極輸入電容及電源電壓有關(guān)，裝置尺寸縮小後，電源電壓也隨之降低，使得閘極大幅降低功耗。這種低電壓裝置擁有更低的功耗和更高的運作速度，因此系統(tǒng)時脈頻率可升高至 Ghz 範圍。
標簽： DDR 記憶體 電源
上傳時間： 2013-10-14
上傳用戶：immanuel2006
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
