現在生活好了，很多家庭都用上了太陽能熱水器，其應用太陽能，清潔無污染，實用價廉，深受喜歡。但市場上出售的大多太陽能熱水器水滿報警裝置太簡陋，只設了一條回水管，水從回水管流出來很容易被忽視，易造成水的浪費，而現在卻出現了水滿報警裝置采用了水滿自動報警。這種“水滿信號”容易被發現，如文中圖1報警電路所示，它代替回水管的使用，當太陽能水滿時，報警器發出柔和的報警音以提醒水滿，關閉閥門后，報警音自動停止。它克服了傳統回水管易老化，易斷，易堵，易凍，費水和水滿無聲容易遺忘而漫水的缺點等等。因效果好能發聲報警并且在市場上價格也較低，所以自動水滿報警器廣泛應用于太陽能熱水器、水箱及儲水池等。 結合以上所述，太陽能熱水器以節能、無污染等優點，逐漸為企事業單位和家庭廣泛使用，但熱水器水箱水位在使用時不易觀測，有時突然出現中途斷水情況，會給使用者帶來諸多不便。為此我設計了太陽能熱水器水位自動水滿報警器，它能在水箱里儲水不多，或加入冷水過多時，自動發出約30秒鐘的音樂報警，同時配以下燈光指示。
上傳時間： 2014-12-23
上傳用戶：hewenzhi
針對傳統的故障樹分析法在故障診斷中存在的缺點和不足，文中將模糊理論運用到故障診斷中，提出基于T-S的模糊故障樹的故障診斷法。介紹了T-S模糊模型及算法，建立了診斷系統的故障庫和推理機。使設備操作和維修人員可及時發現故障，降低系統故障率，提高了保障的能力。
上傳時間： 2013-10-20
上傳用戶：heheh
由于CMOS器件靜電損傷90%是延遲失效，對整機應用的可靠性影響太大，因而有必要對CMOS器件進行抗靜電措施。本文描述了CMOS器件受靜電損傷的機理，從而對設計人員提出了幾種在線路設計中如何抗靜電，以保護CMOS器件不受損傷。
上傳時間： 2013-11-05
上傳用戶：yupw24
摘要: 介紹了時鐘分相技術并討論了時鐘分相技術在高速數字電路設計中的作用。 關鍵詞: 時鐘分相技術; 應用 中圖分類號: TN 79 文獻標識碼:A 文章編號: 025820934 (2000) 0620437203 時鐘是高速數字電路設計的關鍵技術之一, 系統時鐘的性能好壞, 直接影響了整個電路的 性能。尤其現代電子系統對性能的越來越高的要求, 迫使我們集中更多的注意力在更高頻率、 更高精度的時鐘設計上面。但隨著系統時鐘頻率的升高。我們的系統設計將面臨一系列的問 題。 1) 時鐘的快速電平切換將給電路帶來的串擾(Crosstalk) 和其他的噪聲。 2) 高速的時鐘對電路板的設計提出了更高的要求: 我們應引入傳輸線(T ransm ission L ine) 模型, 并在信號的匹配上有更多的考慮。 3) 在系統時鐘高于100MHz 的情況下, 應使用高速芯片來達到所需的速度, 如ECL 芯 片, 但這種芯片一般功耗很大, 再加上匹配電阻增加的功耗, 使整個系統所需要的電流增大, 發 熱量增多, 對系統的穩定性和集成度有不利的影響。 4) 高頻時鐘相應的電磁輻射(EM I) 比較嚴重。 所以在高速數字系統設計中對高頻時鐘信號的處理應格外慎重, 盡量減少電路中高頻信 號的成分, 這里介紹一種很好的解決方法, 即利用時鐘分相技術, 以低頻的時鐘實現高頻的處 理。 1 時鐘分相技術 我們知道, 時鐘信號的一個周期按相位來分, 可以分為360°。所謂時鐘分相技術, 就是把 時鐘周期的多個相位都加以利用, 以達到更高的時間分辨。在通常的設計中, 我們只用到時鐘 的上升沿(0 相位) , 如果把時鐘的下降沿(180°相位) 也加以利用, 系統的時間分辨能力就可以 提高一倍(如圖1a 所示)。同理, 將時鐘分為4 個相位(0°、90°、180°和270°) , 系統的時間分辨就 可以提高為原來的4 倍(如圖1b 所示)。 以前也有人嘗試過用專門的延遲線或邏輯門延時來達到時鐘分相的目的。用這種方法產生的相位差不夠準確, 而且引起的時間偏移(Skew ) 和抖動 (J itters) 比較大, 無法實現高精度的時間分辨。 近年來半導體技術的發展, 使高質量的分相功能在一 片芯片內實現成為可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能優異的時鐘 芯片。這些芯片的出現, 大大促進了時鐘分相技術在實際電 路中的應用。我們在這方面作了一些嘗試性的工作: 要獲得 良好的時間性能, 必須確保分相時鐘的Skew 和J itters 都 比較小。因此在我們的設計中, 通常用一個低頻、高精度的 晶體作為時鐘源, 將這個低頻時鐘通過一個鎖相環(PLL ) , 獲得一個較高頻率的、比較純凈的時鐘, 對這個時鐘進行分相, 就可獲得高穩定、低抖動的分 相時鐘。 這部分電路在實際運用中獲得了很好的效果。下面以應用的實例加以說明。2 應用實例 2. 1 應用在接入網中 在通訊系統中, 由于要減少傳輸 上的硬件開銷, 一般以串行模式傳輸 圖3 時鐘分為4 個相位 數據, 與其同步的時鐘信號并不傳輸。 但本地接收到數據時, 為了準確地獲取 數據, 必須得到數據時鐘, 即要獲取與數 據同步的時鐘信號。在接入網中, 數據傳 輸的結構如圖2 所示。 數據以68MBös 的速率傳輸, 即每 個bit 占有14. 7ns 的寬度, 在每個數據 幀的開頭有一個用于同步檢測的頭部信息。我們要找到與它同步性好的時鐘信號, 一般時間 分辨應該達到1ö4 的時鐘周期。即14. 7ö 4≈ 3. 7ns, 這就是說, 系統時鐘頻率應在300MHz 以 上, 在這種頻率下, 我們必須使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型門延遲為340p s) , 如前所述, 這樣對整個系統設計帶來很多的困擾。 我們在這里使用鎖相環和時鐘分相技術, 將一個16MHz 晶振作為時鐘源, 經過鎖相環 89429 升頻得到68MHz 的時鐘, 再經過分相芯片AMCCS4405 分成4 個相位, 如圖3 所示。 我們只要從4 個相位的68MHz 時鐘中選擇出與數據同步性最好的一個。選擇的依據是: 在每個數據幀的頭部(HEAD) 都有一個8bit 的KWD (KeyWord) (如圖1 所示) , 我們分別用 這4 個相位的時鐘去鎖存數據, 如果經某個時鐘鎖存后的數據在這個指定位置最先檢測出這 個KWD, 就認為下一相位的時鐘與數據的同步性最好(相關)。 根據這個判別原理, 我們設計了圖4 所示的時鐘分相選擇電路。 在板上通過鎖相環89429 和分相芯片S4405 獲得我們所要的68MHz 4 相時鐘: 用這4 個 時鐘分別將輸入數據進行移位, 將移位的數據與KWD 作比較, 若至少有7bit 符合, 則認為檢 出了KWD。將4 路相關器的結果經過優先判選控制邏輯, 即可輸出同步性最好的時鐘。這里, 我們運用AMCC 公司生產的 S4405 芯片, 對68MHz 的時鐘進行了4 分 相, 成功地實現了同步時鐘的獲取, 這部分 電路目前已實際地應用在某通訊系統的接 入網中。 2. 2 高速數據采集系統中的應用 高速、高精度的模擬- 數字變換 (ADC) 一直是高速數據采集系統的關鍵部 分。高速的ADC 價格昂貴, 而且系統設計 難度很高。以前就有人考慮使用多個低速 圖5 分相技術應用于采集系統 ADC 和時鐘分相, 用以替代高速的ADC, 但由 于時鐘分相電路產生的相位不準確, 時鐘的 J itters 和Skew 比較大(如前述) , 容易產生較 大的孔徑晃動(Aperture J itters) , 無法達到很 好的時間分辨。 現在使用時鐘分相芯片, 我們可以把分相 技術應用在高速數據采集系統中: 以4 分相后 圖6 分相技術提高系統的數據采集率 的80MHz 采樣時鐘分別作為ADC 的 轉換時鐘, 對模擬信號進行采樣, 如圖5 所示。 在每一采集通道中, 輸入信號經過 緩沖、調理, 送入ADC 進行模數轉換, 采集到的數據寫入存儲器(M EM )。各個 采集通道采集的是同一信號, 不過采樣 點依次相差90°相位。通過存儲器中的數 據重組, 可以使系統時鐘為80MHz 的采 集系統達到320MHz 數據采集率(如圖6 所示)。 3 總結 靈活地運用時鐘分相技術, 可以有效地用低頻時鐘實現相當于高頻時鐘的時間性能, 并 避免了高速數字電路設計中一些問題, 降低了系統設計的難度。
上傳時間： 2013-12-17
上傳用戶：xg262122
電壓源電流源名字上僅差一個字…HE HE.有一些朋友對此不太明白.所以特此說明下…并以軟件仿真…詳細介紹工作原理…以及注意事項….下面就是電壓源和電流的符號…左邊是電流源,右邊是電壓源. 電壓源…電壓源其實就是我們普通經常用的一種電源.比如說電池呀電瓶或自己做的穩壓電路.一般屬于電壓源… 電壓源的特性是: 輸出端,可以開路,但不能短路…總而言之電壓源的輸出電壓是恒定的…比如5V 電壓源輸出的電壓就是5V.隨不同的負載會改變電流…比如在5V 的電壓源上加一個1 歐的負載… 流過的電流就是5/1=5A 電流… 如果接的電阻為2 歐.流過電流就等于5/2=2.5A….這個簡單的計算相信誰都會…電流源電流源和電壓源區別比較大…電流源輸出端不能開路,但可以短路…為什么不能開路呢…HE HE…是因為開路了…電流源輸出的電壓就為無限高了…(實際上電壓也是有一定值的)總而言之電流源的輸出電流是恒定的.不管你負載的大小…就是你短路了.他的電流還是保持不變.改變的是電壓…比如一個1A的恒流源…你接上一個1歐的負載…他輸出的電壓是.1x1=1V 電壓…當你接上一個10 歐電阻的時候…他就是1x10=10V電壓輸出…
上傳時間： 2013-10-08
上傳用戶：kaixinxin196
磁珠由氧磁體組成，電感由磁心和線圈組成，磁珠把交流信號轉化為熱能，電感把交流存儲起來，緩慢的釋放出去。 磁珠對高頻信號才有較大阻礙作用，一般規格有100歐/100mMHZ ,它在低頻時電阻比電感小得多。電感的等效電阻可有Z=2X3.14xf 來求得。 鐵氧體磁珠 (Ferrite Bead) 是目前應用發展很快的一種抗干擾元件，廉價、易用，濾除高頻噪聲效果顯著。 在電路中只要導線穿過它即可（我用的都是象普通電阻模樣的，導線已穿過并膠合，也有表面貼裝的形式，但很少見到賣的）。當導線中電流穿過時，鐵氧體對低頻電流幾乎沒有什么阻抗，而對較高頻率的電流會產生較大衰減作用。高頻電流在其中以熱量形式散發，其等效電路為一個電感和一個電阻串聯，兩個元件的值都與磁珠的長度成比例。 磁珠種類很多，制造商應提供技術指標說明，特別是磁珠的阻抗與頻率關系的曲線。 有的磁珠上有多個孔洞，用導線穿過可增加元件阻抗（穿過磁珠次數的平方），不過在高頻時所增加的抑制噪聲能力不可能如預期的多，而用多串聯幾個磁珠的辦法會好些。 鐵氧體是磁性材料，會因通過電流過大而產生磁飽和，導磁率急劇下降。大電流濾波應采用結構上專門設計的磁珠，還要注意其散熱措施。 鐵氧體磁珠不僅可用于電源電路中濾除高頻噪聲（可用于直流和交流輸出），還可廣泛應用于其他電路，其體積可以做得很小。特別是在數字電路中，由于脈沖信號含有頻率很高的高次諧波，也是電路高頻輻射的主要根源，所以可在這種場合發揮磁珠的作用。 鐵氧體磁珠還廣泛應用于信號電纜的噪聲濾除。 以常用于電源濾波的HH-1H3216-500為例，其型號各字段含義依次為：HH 是其一個系列，主要用于電源濾波，用于信號線是HB系列；1 表示一個元件封裝了一個磁珠，若為4則是并排封裝四個的；H 表示組成物質，H、C、M為中頻應用（50－200MHz），T低頻應用（<50MHz），S高頻應用（>200MHz）；3216 封裝尺寸，長3.2mm，寬1.6mm，即1206封裝；500 阻抗（一般為100MHz時），50 ohm。 其產品參數主要有三項：阻抗[Z]@100MHz (ohm) : Typical 50, Minimum 37;直流電阻DC Resistance (m ohm): Maximum 20;額定電流Rated Current (mA): 2500. 磁珠有很高的電阻率和磁導率， 他等效于電阻和電感串聯， 但電阻值和電感值都隨頻率變化。 他比普通的電感有更好的高頻濾波特性，在高頻時呈現阻性，所以能在相當寬的頻率范圍內保持較高的阻抗，從而提高調頻濾波效果。 磁珠主要用于高頻隔離，抑制差模噪聲等。
標簽： 電感
上傳時間： 2013-11-05
上傳用戶：貓愛薛定諤
雙T網絡
標簽： 雙T網絡
上傳時間： 2013-10-20
上傳用戶：txfyddz
隨著科學技術的不斷發展，人們的生活水平的不斷提高，通信技術的不斷擴延，計算機已經涉及到各個不同的行業，成為人們生活、工作、學習、娛樂不可缺少的工具。而計算機主板作為計算機中非常重要的核心部件，其品質的好壞直接影響計算機整體品質的高低。因此在生產主板的過程中每一步都是要嚴格把關的，不能有絲毫的懈怠，這樣才能使其品質得到保證。 基于此，本文主要介紹電腦主板的SMT生產工藝流程和F/T(Function Test)功能測試步驟（F/T測試步驟以惠普H310機種為例）。讓大家了解一下完整的計算機主板是如何制成的，都要經過哪些工序以及如何檢測產品質量的。 本文首先簡單介紹了PCB板的發展歷史，分類，功能及發展趨勢，SMT及SMT產品制造系統，然后重點介紹了SMT生產工藝流程和F/T測試步驟。
上傳時間： 2013-11-06
上傳用戶：paladin
protel99se元件名系表
上傳時間： 2013-10-08
上傳用戶：liuwei6419
PCB設計問題集錦 問：PCB圖中各種字符往往容易疊加在一起，或者相距很近，當板子布得很密時，情況更加嚴重。當我用Verify Design進行檢查時，會產生錯誤，但這種錯誤可以忽略。往往這種錯誤很多，有幾百個，將其他更重要的錯誤淹沒了，如何使Verify Design會略掉這種錯誤，或者在眾多的錯誤中快速找到重要的錯誤。 答：可以在顏色顯示中將文字去掉,不顯示后再檢查;并記錄錯誤數目。但一定要檢查是否真正屬于不需要的文字。 問： What’s mean of below warning:(6230,8330 L1) Latium Rule not checked: COMPONENT U26 component rule.答：這是有關制造方面的一個檢查，您沒有相關設定，所以可以不檢查。 問： 怎樣導出jop文件？答：應該是JOB文件吧？低版本的powerPCB與PADS使用JOB文件。現在只能輸出ASC文件，方法如下STEP：FILE/EXPORT/選擇一個asc名稱/選擇Select ALL/在Format下選擇合適的版本/在Unit下選Current比較好/點擊OK/完成然后在低版本的powerPCB與PADS產品中Import保存的ASC文件，再保存為JOB文件。 問： 怎樣導入reu文件？答：在ECO與Design 工具盒中都可以進行，分別打開ECO與Design 工具盒，點擊右邊第2個圖標就可以。 問： 為什么我在pad stacks中再設一個via:1(如附件）和默認的standardvi(如附件）在布線時V選擇1，怎么布線時按add via不能添加進去這是怎么回事，因為有時要使用兩種不同的過孔。答：PowerPCB中有多個VIA時需要在Design Rule下根據信號分別設置VIA的使用條件，如電源類只能用Standard VIA等等，這樣操作時就比較方便。詳細設置方法在PowerPCB軟件通中有介紹。 問：為什么我把On-line DRC設置為prevent..移動元時就會彈出(圖2),而你們教程中也是這樣設置怎么不會呢?答：首先這不是錯誤,出現的原因是在數據中沒有BOARD OUTLINE.您可以設置一個,但是不使用它作為CAM輸出數據. 問：我用ctrl+c復制線時怎設置原點進行復制，ctrl+v粘帖時總是以最下面一點和最左邊那一點為原點 答： 復制布線時與上面的MOVE MODE設置沒有任何關系,需要在右鍵菜單中選擇,這在PowerPCB軟件通教程中有專門介紹. 問：用(圖4)進行修改線時拉起時怎總是往左邊拉起(圖5)，不知有什么辦法可以輕易想拉起左就左，右就右。答： 具體條件不明,請檢查一下您的DESIGN GRID,是否太大了. 問： 好不容易拉起右邊但是用(圖6)修改線怎么改怎么下面都會有一條不能和在一起，而你教程里都會好好的(圖8)答：這可能還是與您的GRID 設置有關,不過沒有問題,您可以將不需要的那段線刪除.最重要的是需要找到布線的感覺,每個軟件都不相同,所以需要多練習。 問： 尊敬的老師:您好！這個圖已經畫好了，但我只對（如圖1）一種的完全間距進行檢查，怎么錯誤就那么多，不知怎么改進。請老師指點。這個圖在附件中請老師幫看一下，如果還有什么問題請指出來，本人在改進。謝！！！！！答：請注意您的DRC SETUP窗口下的設置是錯誤的,現在選中的SAME NET是對相同NET進行檢查,應該選擇NET TO ALL.而不是SAME NET有關各項參數的含義請仔細閱讀第5部教程. 問： U101元件已建好，但元件框的拐角處不知是否正確，請幫忙CHECK 答：元件框等可以通過修改編輯來完成。問： U102和U103元件沒建完全，在自動建元件參數中有幾個不明白：如：SOIC--》silk screen欄下spacing from pin與outdent from first pin對應U102和U103元件應寫什么數值，還有這兩個元件SILK怎么自動設置，以及SILK內有個圓圈怎么才能畫得與該元件參數一致。 答：Spacing from pin指從PIN到SILK的Y方向的距離,outdent from first pin是第一PIN與SILK端點間的距離.請根據元件資料自己計算。
上傳時間： 2013-10-07
上傳用戶：comer1123
