通過RS-232讀取產(chǎn)品串口信息,自動保存串口信息,并進(jìn)行比較,若與合格的串口信息比較就判斷合格,否則為不合格,能自動以產(chǎn)品名為文件夾,產(chǎn)品條碼系列號為文件名保存信息,測試產(chǎn)品時(shí)非常有用.
上傳時(shí)間： 2013-12-22
上傳用戶：stvnash
AVR和PC機(jī)并口以EPP方式通信的源代碼，與大家共享
標(biāo)簽： AVR EPP PC機(jī)并口 方式
上傳時(shí)間： 2017-06-13
上傳用戶：13681659100
本實(shí)例實(shí)現(xiàn)在VC下如何編寫串口(com port)實(shí)例(與串口通信), 對初學(xué)者弄懂串口的實(shí)現(xiàn)過程是很好的一個(gè)實(shí)例.以及現(xiàn)實(shí)將串口讀到的數(shù)據(jù)記錄到一個(gè)testlog目錄中,以做備份
上傳時(shí)間： 2017-06-29
上傳用戶：王小奇
不太常用的SPI I/O口擴(kuò)展芯片的驅(qū)動程序和中文數(shù)據(jù)手冊，對想用SPI擴(kuò)張I/O口的朋友非常有用的
標(biāo)簽： SPI 擴(kuò)展芯片 驅(qū)動程序 數(shù)據(jù)手冊
上傳時(shí)間： 2013-12-18
上傳用戶：lht618
基于LabVIEW實(shí)現(xiàn)PC與PLC的實(shí)時(shí)監(jiān)控#應(yīng)用圖形化編程語言LabVIEW,根據(jù)臺灣永宏FATEK FBs系列可編程控制器通信協(xié)議,開發(fā)出FBsPLC與LabVIEW串口通信程序,并以LabVIEW為平臺實(shí)現(xiàn)PC與PLC的實(shí)時(shí)監(jiān)控系統(tǒng) 還介紹了LRC校驗(yàn)碼的實(shí)現(xiàn)方法#
標(biāo)簽： LabVIEW FBsPLC LabVIE FATEK
上傳時(shí)間： 2013-12-26
上傳用戶：liuchee
現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種，它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展，設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨(dú)立承擔(dān)。系統(tǒng)設(shè)計(jì)師們更愿意自己設(shè)計(jì)專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設(shè)計(jì)周期盡可能短，最好是在實(shí)驗(yàn)室里就能設(shè)計(jì)出合適的ASIC芯片，并且立即投入實(shí)際應(yīng)用之中。現(xiàn)在，F(xiàn)PGA已廣泛地運(yùn)用于通信領(lǐng)域、消費(fèi)類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個(gè)大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內(nèi)部進(jìn)行邏輯功能的實(shí)現(xiàn)并把結(jié)果輸出給外部電路，并且根據(jù)需要可以進(jìn)行配置來支持多種不同的接口標(biāo)準(zhǔn)。FPGA允許使用者通過不同編程來配置實(shí)現(xiàn)各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標(biāo)準(zhǔn)的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標(biāo)準(zhǔn)的選擇、輸出驅(qū)動能力的編程控制、擺率選擇、輸入延遲和維持時(shí)間控制等。 本文是關(guān)于FPGA中多標(biāo)準(zhǔn)兼容可編程輸入輸出電路(Input/Output Block)的設(shè)計(jì)和實(shí)現(xiàn)，該課題是成都華微電子系統(tǒng)有限公司FPGA大項(xiàng)目中的一子項(xiàng)，目的為在更新的工藝水平上設(shè)計(jì)出能夠兼容單端標(biāo)準(zhǔn)的I/O電路模塊；同時(shí)針對以前設(shè)計(jì)的I/O模塊不支持雙端標(biāo)準(zhǔn)的缺點(diǎn)，要求新的電路模塊中擴(kuò)展出雙端標(biāo)準(zhǔn)的部分。文中以低壓雙端差分標(biāo)準(zhǔn)(LVDS)為代表構(gòu)建雙端標(biāo)準(zhǔn)收發(fā)轉(zhuǎn)換電路，與單端標(biāo)準(zhǔn)比較，LVDS具有很多優(yōu)點(diǎn)： (1)LVDS傳輸?shù)男盘枖[幅小，從而功耗低，一般差分線上電流不超過4mA，負(fù)載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號擺幅小，從而使得該結(jié)構(gòu)可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化，也就是說LVDS允許收發(fā)兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發(fā)軟件ISE，設(shè)計(jì)完成了可以用于Virtex系列各低端型號FPGA的IOB結(jié)構(gòu)，它有靈活的可配置性和出色的適應(yīng)能力，能支持大量的I/O標(biāo)準(zhǔn)，其中包括單端標(biāo)準(zhǔn)，也包括雙端標(biāo)準(zhǔn)如LVDS等。它具有適應(yīng)性的優(yōu)點(diǎn)、可選的特性和考慮到被文件描述的硬件結(jié)構(gòu)特征，這些特點(diǎn)可以改進(jìn)和簡化系統(tǒng)級的設(shè)計(jì)，為最終的產(chǎn)品設(shè)計(jì)和生產(chǎn)打下基礎(chǔ)。設(shè)計(jì)中對包括20種IO標(biāo)準(zhǔn)在內(nèi)的各電器參數(shù)按照用戶手冊描述進(jìn)行仿真驗(yàn)證，性能參數(shù)已達(dá)到預(yù)期標(biāo)準(zhǔn)。
標(biāo)簽： FPGA 標(biāo)準(zhǔn) 可編程
上傳時(shí)間： 2013-05-15
上傳用戶：shawvi
數(shù)字信號微處理器與計(jì)算機(jī)之間的數(shù)據(jù)通信越來越受到重視。本文主要介紹TI公司'54x系列DSP 通過主機(jī)接口（HPI）與計(jì)算機(jī)并口進(jìn)行通信的簡易設(shè)計(jì)方案。該方案以簡單的電路設(shè)計(jì)實(shí)現(xiàn)了穩(wěn)定的數(shù)據(jù)傳
標(biāo)簽： 54x DSP 計(jì)算機(jī)并口 通信
上傳時(shí)間： 2013-06-10
上傳用戶：youth25
在以單片機(jī)為核心的多級分布式系統(tǒng)中，常常需要擴(kuò)展單片機(jī)的串行通信口，本文分別介紹了基于SP2538 專用串行口擴(kuò)展芯片及Intel8251 的兩種串行口擴(kuò)展方法，并給出了實(shí)際的硬件電路原理及相應(yīng)的通信
標(biāo)簽： 51單片機(jī) 串行口 擴(kuò)展方法
上傳時(shí)間： 2013-08-01
上傳用戶：15679277906
ARM微處理器的應(yīng)用已經(jīng)遍及工業(yè)控制、消費(fèi)類電子產(chǎn)品、通信系統(tǒng)、網(wǎng)絡(luò)系統(tǒng)、無線系統(tǒng)等各類產(chǎn)品市場，占領(lǐng)了32位RISC微處理器75％以上的市場份額。 本文設(shè)計(jì)的基于JTAG接口的ARM編程器，以ARM微處理器作為CPU，利用其JTAG接口對Flash在線編程的技術(shù)，給以ARM為內(nèi)核的應(yīng)用板(數(shù)控系統(tǒng)硬件平臺)進(jìn)行快速軟件升級。在分析相關(guān)技術(shù)的基礎(chǔ)上，給出了系統(tǒng)的總體設(shè)計(jì)方案，設(shè)計(jì)了系統(tǒng)的硬件和軟件。 首先詳細(xì)分析了JTAG技術(shù)、USB技術(shù)和Modem通信原理。編程器以USB口和RS-232口作為通信接口，以JTAG接口作為調(diào)試接口和編程接口。 其次，在分析編程器需求的基礎(chǔ)上，給出了系統(tǒng)的總體設(shè)計(jì)方案，選擇了主要的部件。系統(tǒng)硬件的核心部件采用了Philips LPC2144ARM芯片，擴(kuò)展了JTAG接口、USB接口、Modem接口，同時(shí)又構(gòu)造出了一個(gè)JTAG接口。該芯片具有SPI總線，采用與SPI兼容的外部Flash作為存儲器。編程器軟件在ADS集成開發(fā)環(huán)境下開發(fā)調(diào)試。 最后，對編程器技術(shù)實(shí)現(xiàn)上的不足作了分析和編程器設(shè)計(jì)的不完善之處作了總結(jié)，并對編程器的發(fā)展趨勢作了探討和展望。
上傳時(shí)間： 2013-06-16
上傳用戶：mylinden
一個(gè)很好而小巧的串口調(diào)試助手，支持常用的300-115200bps波特率，能設(shè)置校驗(yàn)、數(shù)據(jù)位和停止位，能以ASCII碼或十六進(jìn)制接收或發(fā)送任何數(shù)據(jù)或字符（包括中文），可以任意設(shè)定自動發(fā)送周期,并能將接收數(shù)據(jù)保存成文本文件，能發(fā)送任意大小的文本文件。
標(biāo)簽： 串口調(diào)試
上傳時(shí)間： 2013-04-24
上傳用戶：zxc23456789
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
