在無線通信系統(tǒng)中,信號在傳輸過程中由于多徑效應(yīng)和信道帶寬的有限性以及信道特性的不完善性導致不可避免地產(chǎn)生碼間串擾(Intersymbol Interference).為了克服碼間串擾所帶來的信號畸變,則必須在接收端增加均衡器,以補償信道特性,正確恢復發(fā)送序列.盲均衡器由于不需要訓練序列,僅利用接收信號的統(tǒng)計特性就能對信道特性進行均衡,消除碼間串擾,成為近年來通信領(lǐng)域研究的熱點課題.本課題采用已經(jīng)取得了很多研究成果的Bussgang類盲均衡算法,主要因為它的計算復雜度小,便于實時實現(xiàn),具有較好的性能.本文探討了以FPGA(Field Programmable Gates Array)為平臺,使用Verilog HDL(Hardware Description Language)語言設(shè)計并實現(xiàn)基于Bussgang類型算法的盲均衡器的硬件系統(tǒng).本文簡要介紹了Bussgang類型盲均衡算法中的判決引導LMS(DDLMS)和常模(CMA)兩種算法和FPGA設(shè)計流程.并詳細闡述了基于FPGA的信道盲均衡器的設(shè)計思想、設(shè)計結(jié)構(gòu)和Verilog設(shè)計實現(xiàn),以及分別給出了各個模塊的結(jié)構(gòu)框圖以及驗證結(jié)果.本課題所設(shè)計和實現(xiàn)的信道盲均衡器,為電子設(shè)計自動化(EDA)技術(shù)做了有益的探索性嘗試,對今后無線通信系統(tǒng)中的單芯片可編程系統(tǒng)(SOPC)的設(shè)計運用有著積極的借鑒意義.
上傳時間： 2013-07-25
上傳用戶：cuibaigao
隨著安全通信數(shù)據(jù)速率的提高,關(guān)鍵數(shù)據(jù)加密算法的軟件實施成為重要的系統(tǒng)瓶頸.基于FPGA的高度優(yōu)化的可編程的硬件安全性解決方案提供了并行處理能力,并且可以達到所要求的加密處理性能(每秒的SSL或RSA運算次數(shù))基準.網(wǎng)絡(luò)的迅速發(fā)展,對安全性的需要變得越來越重要.然而,盡管網(wǎng)絡(luò)技術(shù)進步很快,安全性問題仍然相對落后.由于FPGA所提供的設(shè)計優(yōu)勢,特別是新的高速版本,網(wǎng)絡(luò)系統(tǒng)設(shè)計人員可以在這些網(wǎng)絡(luò)設(shè)備中經(jīng)濟地實現(xiàn)安全性支持.FPGA是實現(xiàn)設(shè)計靈活性和功能升級的關(guān)鍵,對于容錯、IPSec協(xié)議和系統(tǒng)接口問題而言這兩點非常重要.而且,FPGA還為網(wǎng)絡(luò)系統(tǒng)設(shè)計人員提供了適應(yīng)不同安全處理功能以及隨著安全技術(shù)的發(fā)展方便地增加對新技術(shù)支持的能力.標準加密/解決以及認證算法,如RC-4、DES、三次DES、MD-5以及安全哈希算法-1(SHA-1)被廣泛用于全球網(wǎng)絡(luò)安全系統(tǒng)中.本文介紹了基于PCI總線的加密卡的研制,硬件板卡的結(jié)構(gòu),著重論述了加密卡上加密模塊的實現(xiàn),即用FPGA實現(xiàn)3DES及IDEA、MD5算法的過程,加密卡的工作原理,加密卡中多種密碼算法的配置原理,最后對3DES算法及IDEA、MD5算法的實現(xiàn)進行仿真,并繪制了板卡的原理圖,對PCI接口原理進行了闡述.在論文中,首先闡述了數(shù)據(jù)加密原理.介紹了數(shù)據(jù)加密的算法和數(shù)據(jù)加密的技術(shù)發(fā)展趨勢,并重點說明了3DES的算法.由于加密卡的生存空間在于其高速的加密性能與便捷的使用方式,所以,我們的加密卡采用的是基于PCI插槽的結(jié)構(gòu),遵從的是PCI2.2規(guī)范,理解并掌握PCI總線的規(guī)范是了解整個系統(tǒng)的重要一環(huán),本文講述了PCI總線的特點和性能,以及總線的信號.由于遵從高速性的要求,我們在硬件選型的時候,選用的是TI公司高速DSP T M S 3 2 0 C 5 4 x:T I公司新推出的T M S 3 2 0 C 6 x系列D S P功能強,速度也非常快,但目前價格仍然太高,不適合一般加解密使用.而TMS3 2 0 C 5 4 x系列具有性能適中,價格低廉,產(chǎn)品成熟等特點,是較好的選擇.FPGA選用的XILINX公司的XC2V3000,在隨后的文章中,我們將會對這些器件特性做相應(yīng)說明.并由此得出電路原理圖的繪制.文章的重點之一在于3DES算法及IDEA、MD5算法的FPGA實現(xiàn),以Xilinx公司VIRTEXII結(jié)構(gòu)的VXC2V3000為例,闡述用FPGA高速實現(xiàn)3DES算法及IDEA、MD5算法的設(shè)計要點及關(guān)鍵部分的設(shè)計.
上傳時間： 2013-04-24
上傳用戶：qazwsc
軟件無線電是二十世紀九十年代提出的一種實現(xiàn)無線通信的體系結(jié)構(gòu)，被認為是繼模擬通信、數(shù)字通信之后的第三代無線電通信技術(shù)。它的中心思想是：構(gòu)造一個開放性、標準化、模塊化的通用硬件平臺，并使寬帶模數(shù)和數(shù)模轉(zhuǎn)換器盡可能靠近天線，從而將各種功能，如工作頻段、調(diào)制解調(diào)類型、數(shù)據(jù)格式、加密模式、通信協(xié)議等用軟件來完成。 本論文首先介紹了軟件無線電的基本原理和三種結(jié)構(gòu)形式，綜述了軟件無線電的幾項關(guān)鍵技術(shù)及其最新研究進展。其中調(diào)制解調(diào)模塊是軟件無線電系統(tǒng)中的重要部分，集中體現(xiàn)了軟件無線電最顯著的優(yōu)點——靈活性。目前這一部分的技術(shù)實現(xiàn)手段多種多樣。隨著近幾年來芯片制造工藝的飛速發(fā)展，可編程器件FPGA以其高速的處理性能、高容量和靈活的可重構(gòu)能力，成為實現(xiàn)軟件無線電技術(shù)的重要手段。 本論文調(diào)制解調(diào)系統(tǒng)的設(shè)計，選擇有代表性的16QAM和QPSK兩種方式作為研究對象，采用SystemView軟件作為系統(tǒng)級開發(fā)工具進行集成化設(shè)計。在實現(xiàn)系統(tǒng)仿真和FPGA整體規(guī)劃后，著重分析用VHDL實現(xiàn)其中關(guān)鍵模塊以及利用嵌入FPGA的CPU核控制調(diào)制解調(diào)方式轉(zhuǎn)換的方法。同時，在設(shè)計中成功地調(diào)用了Xilinx公司的IP核，實現(xiàn)了設(shè)計復用。由于FPGA內(nèi)部邏輯可以根據(jù)需要進行重構(gòu)，因而硬件的調(diào)試和升級變得很容易，而內(nèi)嵌CPU使信號處理過程可以用軟件進行控制，充分體現(xiàn)了軟件無線電的靈活性。 通過本論文的研究，初步驗證了在FPGA內(nèi)實現(xiàn)數(shù)字調(diào)制解調(diào)過程及控制的技術(shù)可行性和應(yīng)用的靈活性，并對將來的擴展問題進行了研究和討論，為實現(xiàn)完整的軟件無線電系統(tǒng)奠定了基礎(chǔ)。
標簽： FPGA 軟件無線電 調(diào)制解調(diào)
上傳時間： 2013-04-24
上傳用戶：libenshu01
合成孔徑雷達的實時信號處理系統(tǒng),可以分成相對獨立的幾個階段,即A/D變換和緩存、距離向預(yù)處理器、方位向預(yù)處理器、距離向壓縮處理、轉(zhuǎn)置存儲器、方位向壓縮處理、逆轉(zhuǎn)置存儲器.合成孔徑雷達預(yù)處理的目的,就是緩解高處理數(shù)據(jù)率和低傳輸數(shù)據(jù)率的矛盾,使得在不太影響成像質(zhì)量的前提下,盡量減少傳輸?shù)臄?shù)據(jù)率,有利于后續(xù)處理的硬件實現(xiàn),做到實時處理.論文結(jié)合電子所合成孔徑雷達實時成像處理系統(tǒng),設(shè)計開發(fā)了基于Xilinx Virtex-E FPGA的星載SAR高速預(yù)處理板,該信號處理板處理能力強,結(jié)構(gòu)緊湊,運行效率高;其硬件電路的設(shè)計思路和結(jié)構(gòu)形式有很強的通用性和使用價值.論文重點研究了預(yù)處理的核心部分—固定系數(shù)FIR濾波器的設(shè)計問題.而固定系數(shù)FIR濾波器的實現(xiàn)問題的重點又是FPGA內(nèi)部的固定系數(shù)FIP濾波器實現(xiàn)問題,針對FPGA內(nèi)部的查找表資源,我們選擇目前流行的分布式算法來實現(xiàn)FIR濾波器的設(shè)計.對比于預(yù)處理器中其他濾波器設(shè)計方案,基于FPGA分布式算法的FIR濾波器的設(shè)計,避免了乘累加運算,提高了系統(tǒng)運行的速度并且節(jié)省了大量的FPGA資源.并且由于FPGA可編程的特性,所以可以靈活的改變?yōu)V波器的系數(shù)和階數(shù).所設(shè)計的電路簡單高速,工作正常、可靠,完全滿足了預(yù)處理器設(shè)計的技術(shù)要求.隨著超大規(guī)模集成電路技術(shù),高密度存儲器技術(shù),計算機技術(shù)的發(fā)展,一個全數(shù)字化的機載實時成像處理系統(tǒng)的研制,已經(jīng)不是非常困難的事情了.而在現(xiàn)有條件下,全數(shù)字化的高分辨率星載實時成像處理系統(tǒng)的研制,將是一個非常具有挑戰(zhàn)意義的課題,論文以星載SAR的預(yù)處理器設(shè)計為例,拋磚引玉,希望對未來全數(shù)字化星載實時成像處理系統(tǒng)的研制起到一定參考價值.
上傳時間： 2013-07-03
上傳用戶：lanhuaying
工程師必讀攻略數(shù)?；旌显O(shè)計，將進一步提高工程設(shè)計人員的數(shù)?；旌显O(shè)計的水平
標簽： 電子電路 模擬電子電路 數(shù)?；旌?/a> 硬件工程師
上傳時間： 2013-04-24
上傳用戶：小草123
當代科學技術(shù)突飛猛進，極大促進了自動識別技術(shù)的發(fā)展——條形碼、光學字符識別、磁條(卡)、工C卡、語音識別、視覺識別、RFID等，其中，RFID無疑是最為前沿的自動識別技術(shù)，是一種非接觸式的識別技術(shù)；同時，隨著另外一項技術(shù)——嵌入式技術(shù)的飛速發(fā)展，機構(gòu)小巧、性能優(yōu)越、價格便宜、操作簡便的手持式數(shù)據(jù)自動讀寫設(shè)備發(fā)展尤為迅速。具體說來，一款好的手持式RFID讀寫器適用于工作現(xiàn)場，可以供工作人員對現(xiàn)場物品信息進行自動收集，而隨著嵌入式操作系統(tǒng)和網(wǎng)絡(luò)技術(shù)的應(yīng)用，使讀寫器不僅有數(shù)據(jù)采集功能，而且可以對數(shù)據(jù)進行分析以供管理決策。在這其中，操作系統(tǒng)、芯片、總線、接口技術(shù)成為讀寫器的內(nèi)核，嵌入式系統(tǒng)成為技術(shù)的代表。 隨著嵌入式操作系統(tǒng)(如linux、wirice.net)的出現(xiàn)，使得軟件開發(fā)人員在嵌入式系統(tǒng)和普通pc機上進行應(yīng)用軟件開發(fā)不會感到太大的差別(借助于交叉開發(fā)環(huán)境，即在pc機上編譯連接，但生成的是目標機代碼)。但是，對于那些應(yīng)用軟件開發(fā)者，往往對某一行業(yè)軟件開發(fā)比較熟悉卻對硬件有些陌生，熟悉硬件原理(嵌入式處理器架構(gòu)、部件工作原理等)恰恰是構(gòu)建一個嵌入式系統(tǒng)所必須的。因此，構(gòu)建一個性能穩(wěn)定、持續(xù)工作時間長、完善數(shù)據(jù)接口、方便讀寫器接口的手持式設(shè)備成為了當今一個比較熱門的技術(shù)領(lǐng)域。本項目就是根據(jù)以上事實，先分析了國內(nèi)外研究現(xiàn)狀，再根據(jù)項目需求、生產(chǎn)成本以及RFID應(yīng)用開發(fā)者的要求，決定采用以ARM920T為內(nèi)核的$3C2410為嵌入式處理器、微軟公司力推的wiIice.net為嵌入式操作系統(tǒng)，設(shè)計開發(fā)了供RFID應(yīng)用軟件開發(fā)者使用的手持式RFID讀寫器。針對手持式設(shè)備的特點和實際要求，對讀寫器軟硬件系統(tǒng)整體結(jié)構(gòu)進行了規(guī)劃，完成了時鐘電路、nand flash存儲器接口電路、SDRAM電路、串行接口電路、RFID讀寫模塊接口電路、USB接口電路、無線通信模塊接口電路、LCD/觸摸屏接口電路的設(shè)計，并開發(fā)了讀寫器的二次發(fā)API;在wince.net平臺下，利用platform builder工具定制了適于讀寫器的操作系統(tǒng)，實現(xiàn)了嵌入式操作系統(tǒng)的設(shè)計，最后對整個系統(tǒng)進行了測試。
上傳時間： 2013-06-21
上傳用戶：yatouzi118
用于點陣取模，不管是8*8，還是16*16，讓你得心應(yīng)手
上傳時間： 2013-04-24
上傳用戶：huangping588
常模信號是一類非常重要的信號，而專門應(yīng)用于常模信號的常模算法[1]具有復雜度較低、實現(xiàn)起來比較簡單、對陣列模型的偏差不敏感等顯著的優(yōu)點。因此，常模算法引起了眾多學者的廣泛關(guān)注。近年來，常模算法在多用戶檢測領(lǐng)域[2]的研究越來越受到諸多學者的關(guān)注。不僅如此，常模算法在其他領(lǐng)域也是備受矚目，如常模算法在盲均衡以及波束形成等領(lǐng)域的應(yīng)用也是目前研究的熱點。除此之外，常模算法已經(jīng)不僅僅局限在應(yīng)用于常模信號，也可應(yīng)用于多模信號[3]等。 本文對常模算法在多用戶檢測領(lǐng)域的應(yīng)用以及FPGA[4]實現(xiàn)作了較多的研究工作，共分六章進行闡述。第一章為緒論，介紹了論文相關(guān)背景和本文的結(jié)構(gòu)；第二章首先對常模算法作了理論分析，并改進了傳統(tǒng)的2-2型常模算法，我們稱之為M2-2CMA，它在誤碼率性能上有一些改善；之后在MATLAB平臺上搭建了仿真平臺，分析了常模算法在多用戶檢測中的應(yīng)用；第三章研究了相關(guān)文獻，簡單介紹了FPGA概念及其設(shè)計流程和設(shè)計方法，并對VerilogHDL以及Quartus軟件做了簡要介紹；第四章則詳細介紹了常模算法的FPGA實現(xiàn)，用一種基于統(tǒng)計數(shù)據(jù)的方法確定了數(shù)據(jù)位長及精度，提出了其實現(xiàn)的系統(tǒng)框圖，并詳細闡述了各主要模塊的設(shè)計與實現(xiàn)，同時給出了最后的報告文件以及最高數(shù)據(jù)處理速度；第五章則在MATLAB平臺和QuartuslI的基礎(chǔ)上搭建了一個仿真平臺，借助于平臺分析了2-2型常模算法移植到FPGA平臺后的性能，對不同的精度對系統(tǒng)性能的影響做了討論，也統(tǒng)計了不同信噪比、多址干擾下的誤碼率性能。最后一章是對全文的總結(jié)和對未來的展望。
上傳時間： 2013-06-23
上傳用戶：hzy5825468
隨著現(xiàn)代工業(yè)的高速發(fā)展，電力系統(tǒng)的非線性負荷日益增多，嚴重地污染了電網(wǎng)的環(huán)境，威脅著電網(wǎng)中的各種電氣設(shè)備的安全經(jīng)濟運行，不論從保證電力系統(tǒng)和供電系統(tǒng)的安全經(jīng)濟運行或是從保證設(shè)備和人身的安全來看，對諧波污染造成的危害影響加以經(jīng)常監(jiān)測和限制都是極為迫切的。諧波測量是諧波治理的重要前提條件，也是分析解決諧波治理問題的基本問題。國內(nèi)外已有各種諧波檢測的研究，形成了多種諧波檢測方法，基于快速傅立葉變化的FFT是當前諧波檢測中應(yīng)用最為廣泛的一種諧波檢測方法。特別是經(jīng)過技術(shù)補償后的FFT算法，在諧波檢測中具有更好的性能。但該方法在實現(xiàn)上主要是采用通用DSP器件(比如TI公司產(chǎn)品)，其實時性不強，影響了檢測性能。隨著微電子技術(shù)和數(shù)字信號處理技術(shù)的發(fā)展，基于FPGA的數(shù)字信號處理具有高速、開發(fā)簡便、易于形成ASIC等優(yōu)勢而得到了廣泛的應(yīng)用。論文在分析諧波測量方法的基礎(chǔ)上，提出了基于FPGA實現(xiàn)電網(wǎng)諧波測量系統(tǒng)。以嵌入式處理器NiosⅡ為核心，實現(xiàn)了電網(wǎng)諧波分析的周期圖功率譜分析方法。在整個系統(tǒng)硬件設(shè)計的基礎(chǔ)上，主要完成了基-28點、16點、32的FFT模塊、完成了求模運算模塊以及輸出顯示模塊。通過比較仿真得到的方波、正弦信號的譜結(jié)構(gòu)與實際系統(tǒng)輸出的譜結(jié)構(gòu)，驗證了該實現(xiàn)方法的正確性。
上傳時間： 2013-06-30
上傳用戶：無聊來刷下
《計算機組成原理》是計算機系的一門核心課程。但是它涉及的知識面非常廣，內(nèi)容包括中央處理器、指令系統(tǒng)、存儲系統(tǒng)、總線和輸入輸出系統(tǒng)等方面，學生在學習該課程時，普遍覺得內(nèi)容抽象難于理解。但借助于該計算機組成原理實驗系統(tǒng)，學生通過實驗環(huán)節(jié)，可以進一步融會貫通學習內(nèi)容，掌握計算機各模塊的工作原理，相互關(guān)系的來龍去脈。 為了增強實驗系統(tǒng)的功能，提高系統(tǒng)的靈活性，降低實驗成本，我們采用FPGA芯片技術(shù)來徹底更新現(xiàn)有的計算器組成原理實驗平臺。該技術(shù)可根據(jù)用戶要求為芯片加載由VHDL語言所編寫出的不同的硬件邏輯，F(xiàn)PGA芯片具有重復編程能力，使得系統(tǒng)內(nèi)硬件的功能可以像軟件一樣被編程，這種稱為“軟”硬件的全新系統(tǒng)設(shè)計概念，使實驗系統(tǒng)具有極強的靈活性和適應(yīng)性。它不僅使該系統(tǒng)性能的改進和擴充變得十分簡易和方便，而且使學生自己設(shè)計不同的實驗變?yōu)榭赡?。計算機組成原理實驗的最終目的是讓學生能夠設(shè)計CPU，但首先，學生必須知道CPU的各個功能部件是如何工作，以及相互之間是如何配合構(gòu)成CPU的。因此，我們必須先設(shè)計出一個教學用的以FPGA芯片為核心的硬件平臺，然后在此基礎(chǔ)上開發(fā)出VHDL部件庫及主要邏輯功能，并設(shè)計出一套實驗。 本文重點研究了基于FPGA芯片的VHDL硬件系統(tǒng)，由于VHDL的高標準化和硬件描述能力，現(xiàn)代CPU的主要功能如計算，存儲，I/O操作等均可由VHDL來實現(xiàn)。同時設(shè)計實驗內(nèi)容，包括時序電路的組成及控制原理實驗、八位運算器的組成及復合運算實驗、存儲器實驗、數(shù)據(jù)通路實驗、浮點運算器實驗、多流水線處理器實驗等，這些實驗形成一個相互關(guān)聯(lián)的系統(tǒng)。每個實驗先由教師講解原理及原理圖，學生根據(jù)教師提供的原理圖，自己用MAX+PLUSII完成電路輸入，學生實驗實際上是編寫VHDL，不需要寫得很復雜，只要能調(diào)用接口，然后將程序燒入平臺，這樣既不會讓學生花太多的時間在畫電路圖上，又能讓學生更好的理解每個部件的工作原理和工作過程。 論文首先研究分析了FPGA硬件實驗平臺，即實驗系統(tǒng)的硬件組成。系統(tǒng)采用FPGA-XC4010EPC84，62256CPLD以及其他外圍芯片(例如74LS244，74LS275)組成。根據(jù)不同的實驗要求，規(guī)劃不同實驗控制邏輯。用戶可選擇不同的實驗邏輯，通過把實驗邏輯下載到FPGA芯片中構(gòu)成自己的實驗平臺。 其次，論文詳細的闡述了VHDL模塊化設(shè)計，如何運用VHDL技術(shù)來依次實現(xiàn)CPU的各個功能部件。VHDL語言作為一種國際標準化的硬件描述語言，自1987年獲得IEEE批準以來，經(jīng)過了1993年和2001年兩次修改，至今已被眾多的國際知名電子設(shè)計自動化(EDA)工具研發(fā)商所采用，并隨同EDA設(shè)計工具一起廣泛地進入了數(shù)字系統(tǒng)設(shè)計與研發(fā)領(lǐng)域，目前已成為電子業(yè)界普遍接受的一種硬件設(shè)計技術(shù)。再次，論文針對實驗平臺中遇到的較為棘手的多流水線等問題，也進行了深入的闡述和剖析。學生需要什么樣的實驗條件，實驗內(nèi)容及步驟才能了解當今CPU所采用的核心技術(shù)，才能掌握CPU的設(shè)計，運行原理。另外，本論文的背景是需要學生熟悉基本的VHDL知識或技能，因為實驗是在編寫VHDL代碼的前提下完成的。 本文在基于實驗室的環(huán)境下，基本上較為完整的實現(xiàn)了一個基于FPGA的實驗平臺方案。在此基礎(chǔ)上，進行了部分功能的測試和部分性能方面的分析。本論文的研究，為FPGA在實際系統(tǒng)中的應(yīng)用提供研究思路和參考方案。論文的研究結(jié)果將對FPGA與VHDL標準的進一步發(fā)展具有重要的理論和現(xiàn)實意義。
上傳時間： 2013-04-24
上傳用戶：小強mmmm
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
