ACDSEE9.0版的序號產(chǎn)生器 經(jīng)過測試 可以使用
上傳時間： 2016-01-28
上傳用戶：三人用菜
簡單型UC-GUI字形產(chǎn)生器,在網(wǎng)站上找到的,直接輸入中文即可轉(zhuǎn)換所需的文檔
標簽： UC-GUI
上傳時間： 2013-12-20
上傳用戶：yph853211
示波器的仿真！！！本人的原創(chuàng)！！！可以顯示任意的波形
上傳時間： 2014-01-12
上傳用戶：woshiayin
樣板 B 樹 ( B - tree ) 規(guī)則 : (1) 每個節(jié)點內(nèi)元素個數(shù)在 [MIN,2*MIN] 之間, 但根節(jié)點元素個數(shù)為 [1,2*MIN] (2) 節(jié)點內(nèi)元素由小排到大, 元素不重複 (3) 每個節(jié)點內(nèi)的指標個數(shù)為元素個數(shù)加一 (4) 第 i 個指標所指向的子節(jié)點內(nèi)的所有元素值皆小於父節(jié)點的第 i 個元素 (5) B 樹內(nèi)的所有末端節(jié)點深度一樣
上傳時間： 2017-05-14
上傳用戶：日光微瀾
歐幾里德算法：輾轉(zhuǎn)求余 原理: gcd(a,b)=gcd(b,a mod b) 當b為0時,兩數(shù)的最大公約數(shù)即為a getchar()會接受前一個scanf的回車符
上傳時間： 2014-01-10
上傳用戶：2467478207
二進位的補數(shù)產(chǎn)生器，將輸入的數(shù)0 1交換再加1，內(nèi)附範例的輸入檔。
標簽：
上傳時間： 2013-12-17
上傳用戶：ZJX5201314
數(shù)據(jù)結(jié)構(gòu)課程設(shè)計 數(shù)據(jù)結(jié)構(gòu)B+樹 B+ tree Library
標簽： Library tree 數(shù)據(jù)結(jié)構(gòu) 樹
上傳時間： 2013-12-31
上傳用戶：semi1981
--文件名：mine4.vhd。 --功能：實現(xiàn)4種常見波形正弦、三角、鋸齒、方波（A、B）的頻率、幅度可控輸出（方波 --A的占空比也是可控的），可以存儲任意波形特征數(shù)據(jù)并能重現(xiàn)該波形，還可完成 --各種波形的線形疊加輸出。 --說明： SSS（前三位）和SW信號控制4種常見波形種哪種波形輸出。4種波形的頻率、 --幅度(基準幅度A)的調(diào)節(jié)均是通過up、down、set按鍵和4個BCD碼置入器以及一 --個置入檔位控制信號（ss）完成的（AMP的調(diào)節(jié)范圍是0~5V，調(diào)節(jié)量階為1/51V）。 --其中方波的幅度還可通過u0、d0調(diào)節(jié)輸出數(shù)據(jù)的歸一化幅值（AMP0）進行進一步 --細調(diào)（調(diào)節(jié)量階為1/（51*255）V）。方波A的占空比通過zu、zp按鍵調(diào)節(jié)（調(diào)節(jié) --量階1/64*T）。系統(tǒng)采用內(nèi)部存儲器——RAM實現(xiàn)任意輸入波形的存儲，程序只支 --持鍵盤式波形特征參數(shù)置入存儲，posting 為進入任意波置入(set)、清除（clr）狀態(tài) --控制信號，SSS控制存儲波形的輸出。P180為預留端口，
上傳時間： 2017-02-09
上傳用戶：z1191176801
/*--------- 8051內(nèi)核特殊功能寄存器 -------------*/ sfr ACC = 0xE0; //累加器 sfr B = 0xF0; //B 寄存器 sfr PSW = 0xD0; //程序狀態(tài)字寄存器 sbit CY = PSW^7; //進位標志位 sbit AC = PSW^6; //輔助進位標志位 sbit F0 = PSW^5; //用戶標志位0 sbit RS1 = PSW^4; //工作寄存器組選擇控制位 sbit RS0 = PSW^3; //工作寄存器組選擇控制位 sbit OV = PSW^2; //溢出標志位 sbit F1 = PSW^1; //用戶標志位1 sbit P = PSW^0; //奇偶標志位 sfr SP = 0x81; //堆棧指針寄存器 sfr DPL = 0x82; //數(shù)據(jù)指針0低字節(jié) sfr DPH = 0x83; //數(shù)據(jù)指針0高字節(jié) /*------------ 系統(tǒng)管理特殊功能寄存器 -------------*/ sfr PCON = 0x87; //電源控制寄存器 sfr AUXR = 0x8E; //輔助寄存器 sfr AUXR1 = 0xA2; //輔助寄存器1 sfr WAKE_CLKO = 0x8F; //時鐘輸出和喚醒控制寄存器 sfr CLK_DIV = 0x97; //時鐘分頻控制寄存器 sfr BUS_SPEED = 0xA1; //總線速度控制寄存器 /*----------- 中斷控制特殊功能寄存器 --------------*/ sfr IE = 0xA8; //中斷允許寄存器 sbit EA = IE^7; //總中斷允許位 sbit ELVD = IE^6; //低電壓檢測中斷控制位 8051
上傳時間： 2013-10-30
上傳用戶：yxgi5
摘要: 串行傳輸技術(shù)具有更高的傳輸速率和更低的設(shè)計成本, 已成為業(yè)界首選, 被廣泛應(yīng)用于高速通信領(lǐng)域。提出了一種新的高速串行傳輸接口的設(shè)計方案, 改進了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行傳輸。關(guān)鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議 為促使FPGA 芯片與串行傳輸技術(shù)更好地結(jié)合以滿足市場需求, Xilinx 公司適時推出了內(nèi)嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數(shù)據(jù)傳輸。Aurora 協(xié)議是為專有上層協(xié)議或行業(yè)標準的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線性通路之間的點到點串行數(shù)據(jù)傳輸, 同時其可擴展的帶寬, 為系統(tǒng)設(shè)計人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會導致系統(tǒng)資源的浪費。本文提出的設(shè)計方案可以改進Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實現(xiàn)數(shù)據(jù)率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應(yīng)用前景。
上傳時間： 2013-11-06
上傳用戶：smallfish
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
