激光測距是激光技術在軍事上最早和最成熟的應用，自1961．年美國休斯飛機公司研制成功世界上第一臺激光測距機之后，激光測距技術發展迅速。如今，它已經被廣泛運用于軍用領域和民用領域。為了進一步提高我國激光測距水平，研制更高性能激光測距機依然是我國國防科技研究中的重要課題之一。其中，測距精度是激光測距機的一個重要參數。而激光測距機能否準確的檢測激光回波信號將直接影響測距精度。 脈沖激光測距系統主要包括激光發射子系統、激光回波探測子系統、回波檢測與主控子系統、終端顯示子系統等組成。其中設計高精度激光回波檢測與主控子系統是實現高精度激光測距的核心問題。傳統激光回波檢測與主控子系統通常采用分立元件和小規模集成電路設計，電路復雜且精度較低。隨著數字電路設計技術的發展，已出現大規模可編程邏輯器件FPGA(現場可編程門陣列)和CPLD(復雜可編程邏輯器件)。采用FPGA代替傳統的分立元件和小規模集成電路來設計激光回波檢測與主控子系統，不僅提高了回波檢測精度，同時簡化了整個測距系統的設計。 本文研究了將激光回波信號直接送入FPGA進行檢測的方案。同時，采用這種方案設計了一種激光回波檢測系統，并把它成功運用在一引信項目中。這種方案電路設計簡單，易于實現。在實際應用中，由于激光回波探測子系統只是完成由光信號到電信號的轉換及簡單放大，理論分析和試驗結果均表明，采用該方案進行回波檢測的精度較低，這種回波檢測方法也只能應用在測距精度要求低的項目中。 為了滿足另一高精度測距項目的需要，在FPGA直接進行激光回波檢測方案的基礎上，設計了一種高精度激光回波檢測系統。文中介紹了其實現原理，理論上分析了該系統所能達到的回波檢測精度及整機測距系統的測距精度。與第一種方案相比，該方案引入了超高速數據采集電路。由于采樣速率高達lGsps，該方案實現的難點在于如何保證數據采集電路的穩定工作。文中從總體方案的設計，到器件的選型，硬件電路板的實現等方面做了詳細的闡述，最終完成了系統硬件電路設計。接著介紹了系統程序設計。后面給出了試驗測試結果，該系統工作穩定，性能良好。系統設計中引入的超高速數據采集電路有著廣泛的應用，為其他相關設計提供了參考。最后，對全文做了工作總結，并給出了接下來的后續工作與展望。 本文在高速FPGA對激光回波信號檢測方向取得了一定的成果，為進一步研究提供了參考價值。
上傳時間： 2013-06-13
上傳用戶：cy1109
本文提出了一種高速Viterbi譯碼器的FPGA實現方案。這種Viterbi譯碼器的設計方案既可以制成高性能的單片差錯控制器，也可以集成到大規模ASIC通信芯片中，作為全數字接收的一部分。 本文所設計的Viterbi譯碼器采用了基四算法，與基二算法相比，其譯碼速率在理論上約提升一倍。加一比一選單元是Viterbi譯碼器最主要的瓶頸所在，本文在加一比一選模塊中采用了全并行結構的設計方法，這種方法雖然增加了硬件的使用面積，卻有效的提高了譯碼器的速率。在幸存路徑管理部分采用了兩路并行回溯的設計方法，與寄存器交換法相比，回溯算法更適用于FPGA開發設計。為了提高譯碼性能，減小譯碼差錯，本文采用較大譯碼深度的回溯算法以保證幸存路徑進行合并。實現了基于FPGA的誤碼測試儀，在FPGA內部完成誤碼驗證和誤碼計數的工作。 與基于軟件實現譯碼過程的DSP芯片不同，FPGA芯片完全采用硬件平臺對Viterbi譯碼器加以實現，這使譯碼速率得到很大的提升。針對于具體的FPGA硬件實現，本文采用了硬件描述語言VHDL來完成設計。通過對譯碼器的綜合仿真和FPGA實現驗證了該方案的可行性。譯碼器的最高譯碼輸出速率可以達到60Mbps。
上傳時間： 2013-04-24
上傳用戶：181992417
一個很好用的adf4350寄存器配置軟件，省卻了您繁瑣的計算寄存器值的時間
上傳時間： 2013-06-30
上傳用戶：海陸空653
隨著空間科學任務的增加,需要處理的空間科學數據量激增,要求建立一個高速的空間數據連接網絡.高速復接器作為空間飛行器星上網絡的關鍵設備,其性能對整個空間數據網絡的性能起著重要影響.該文闡述了利用先入先出存儲器FIFO進行異步速率調整,應用VHDL語言和可編程門陣列FPGA技術,對多個信號源數據進行數據打包、信道選通調度和多路復接的方法.設計中,用VHDL語言對高速復接器進行行為級建模,為了驗證這個模型,首先使用軟件進行仿真,通過編寫testbench程序模擬FIFO的動作特點,對程序輸入信號進行仿真,在軟件邏輯仿真取得預期結果后,繼續設計硬件電路,設計出的實際電路實現了將來自兩個不同速率的信源數據(1394總線數據和1553B總線數據)復接成一路符合CCSDS協議的位流業務數據.在實驗調試中對FPGA的輸出數據進行檢驗,同時對設計方法進行驗證.驗證結果完全符合設計目標.應用硬件可編程邏輯芯片FPGA設計高速復接器,大幅度提高了數據的復接速率,可應用于未來的星載高速數據系統中,能夠完成在軌系統的數據復接任務.
上傳時間： 2013-07-17
上傳用戶：wfl_yy
變頻器矢量控制及PID控制變頻器矢量控制及PID控制
上傳時間： 2013-04-24
上傳用戶：dyy618
卷積碼是無線通信系統中廣泛使用的一種信道編碼方式。Viterbi譯碼算法是一種卷積碼的最大似然譯碼算法，它具有譯碼效率高、速度快等特點，被認為是卷積碼的最佳譯碼算法。本文的主要內容是在FPGA上實現約束長度為9，碼率為1/2，采用軟判決方式的Viterbi譯碼器。 本文首先介紹了卷積碼的基本概念，闡述了Viterbi算法的原理，重點討論了決定Viterbi算法復雜度和譯碼性能的關鍵因素，在此基礎上設計了采用“串-并”結合運算方式的Viterbi譯碼器，并在Altera EP1C20 FPGA芯片上測試通過。本文的主要工作如下： 1.對輸入數據采用了二比特四電平量化的軟判決方式，對歐氏距離的計算方法進行了簡化，以便于用硬件電路方式實現。 2.對ACS運算單元采用了“串-并”結合的運算方式，和全并行的設計相比，在滿足譯碼速度的同時，節約了芯片資源。本文中提出了一種路徑度量值存儲器的組織方式，簡化了控制模塊的邏輯電路，優化了系統的時序。 3.在幸存路徑的選擇輸出上采用了回溯譯碼方法，與傳統的寄存器交換法相比，減少了寄存器的使用，大大降低了功耗和設計的復雜度。 4.本文中設計了一個仿真平臺，采用Modelsim仿真器對設計進行了功能仿真，結果完全正確。同時提出了一種在被測設計內部插入監視器的調試方法，巧妙地利用了Matlab算法仿真程序的輸出結果，提高了追蹤錯誤的效率。 5.該設計在Altera EP1C20 FPGA芯片上通過測試，最大運行時鐘頻率110MHz，最大譯碼輸出速率10.3Mbps。 本文對譯碼器的綜合結果和Altera設計的Viterbi譯碼器IP核進行了性能比較，比較結果證明本文中設計的Viterbi譯碼器具有很高的工程實用價值。
上傳時間： 2013-07-23
上傳用戶：葉山豪
用c#編寫的 音樂播放器播放源碼 能實現基本本地音樂的播放功能-Written with c# music player, the local source to achieve basic music playback
上傳時間： 2013-07-22
上傳用戶：6546544
傅里葉變換是信號處理領域中較完善、應用較廣泛的一種分析手段.但傅里葉變換只是一種時域或頻域的分析方法,它要求信號具有統計平穩,即時不變的特性.但是實際應用中存在很多非平穩信號,它們并不能很好的用傅立葉變換來處理.小波變換的出現解決了這個問題,它在處理非平穩信號方面具有傅立葉變換無法比擬的優越性.小波變換在通信技術、信號處理、地球物理、水利電力、醫療等領域中獲得了日益廣泛的應用.小波變換的研究成為了當今學術界的一個熱點.隨著現代數字信號處理朝著高速實時的方向發展,純軟件的程序式信號處理方法越來越不能滿足實際應用的需求,因此人們希望用硬件電路來實現高速信號處理問題.基于以上原因,該文在研究了小波變換的基本理論和特點的基礎上,重點研究了小波變換的VLSI電路構架,并用FPGA實現了它的功能.毫無疑問,該文所做的具體工作在理論和實踐上都有參考價值.論文中,在簡單介紹了小波變換的基本理論、特點和應用;對信號小波變換分解,重構的MATLAB算法進行了分析,為硬件實現奠定了理論基礎.論文在研究了小波核心算法MALLAT算法的基礎上,以直觀的圖形方式描述了算法的流程圖;并由此提出了基于VLSI的電路模塊架構.根據上述模塊結構,對相關模塊進行了硬件描述語言(VERILOG-HDL)的建模,并且在仿真平臺上(ACTIVE-HDL)進行了仿真.在仿真正確的前提下,該文選用了EP20K100BC356-1V芯片作為目標器件進行了綜合和后仿真,并且將仿真結果通過MATLAB與理論參數進行了比較,結果表明設計是正確的.對設計中存在的誤差和部分模塊的進一步優化,該文也作了分析和說明,為下一步實現通用IP核設計奠定了基礎.
上傳時間： 2013-06-27
上傳用戶：zhaoq123
AD/DA轉化器，電子硬件工程師必備。比較基礎的入門知識，一起分享一下。
上傳時間： 2013-07-09
上傳用戶：科學怪人
本文以某型號接收機的應用為背景，主要論述了如何實現基于FPGA的參數化的Viterbi譯碼器的知識產權(IP)核。文中詳細論述了譯碼器的內部結構、VerilogHDL(硬件描述語言)實現、仿真測試等。這些可變的參數包括：碼型、ACS(加比選)單元的數目、軟判決比特數、回溯深度等。用戶可以根據自己的需要設置不同的參數由開發工具生成不同的譯碼器用于不同的系統。 本文的創新之處在于,針對FPGA的內部結構提出了一種新的累加度量RAM的組織形式，大大節省了嵌入式RAM塊；提出了一種新的累加度量值的歸一化辦法；此外還給出了用Matlab建模得到軟判決信息輔助仿真工具進行電路仿真的方法，大大提高了仿真的速度。 所設計的(2，1，7)連續型5比特軟判決譯碼器已經應用于某型號接收機，經受了實際應用的考驗產生了巨大的經濟效益。
上傳時間： 2013-04-24
上傳用戶：waizhang
