亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

仿真器

仿真器(emulator)以某一系統復現另一系統的功能。與計算機模擬系統(ComputerSimulation)的區別在于,仿真器致力于模仿系統的外在表現、行為,而不是模擬系統的抽象模型。請參閱仿真和模擬詞條。
  • i.MX6ULL終結者開發板裸機仿真jlink調試

    I.MX6ULL‘終結者’開發板預留了JTAG仿真接口,并給出了開發文檔,可以實現在JLINK仿真器條件下的單步跟蹤、斷點調試等功能,使得開發研究i.MX6ULL處理器的相關技術更加直觀便利。

    標簽: i.MX6ULL jlink 調試 jtag調試

    上傳時間: 2022-04-29

    上傳用戶:

  • NS3實現tap bridge連接的兩用戶和一服務器的仿真

    NS3實現tap bridge連接的兩用戶和一服務器的仿真。用戶和服務器都基于樹莓派2.真實數據傳輸通過NS3仿真器

    標簽: 服務器

    上傳時間: 2022-06-20

    上傳用戶:

  • Saber軟件仿真流程

    Saber軟件仿真流程:今天來簡單談談Saber軟件的仿真流程問題。利用Saber軟件進行仿真分析主要有兩種途徑,一種是基于原理圖進行仿真分析,另一種是基于網表進行仿真分析。前一種方法的基本過程如下:a.在SaberSketch中完成原理圖錄入工作;b.然后使用netist命令為原理圖產生相應的網表;c.在使用simulate命令將原理圖所對應的網表文件加載到仿真器中,同時在Sketch中啟動SaberGuide 界面;d.在SaberGuide界面下設置所需要的仿真分析環境,并啟動仿真;e.仿真結束以后利用CosmosScope工具對仿真結果進行分析處理。在這種方法中,需要使用SaberSketch和CosmosScope兩個工具,但從原理圖開始,比較直觀。所以,多數Saber的使用者都采用這種方法進行仿真分析。但它有一個不好的地方就是仿真分析設置和結果觀察在兩個工具中進行,在需要反復修改測試的情況下,需要在兩個窗口間來回切換,比較麻煩。而另一種方法則正好能彌補它的不足。基于網表的分析基本過程如下:

    標簽: saber

    上傳時間: 2022-07-06

    上傳用戶:wangshoupeng199

  • SVPWM算法優化及其FPGACPLD實現.rar

    電壓空間矢量脈沖寬度調制技術是一種性能優越、易于數字化實現的脈沖寬度調制方案。在常規SVPWM算法中,判定等效電壓空間矢量所處扇區位置時需要進行坐標旋轉和反正切三角函數的運算,計算特定電壓空間矢量作用時間時需要進行正弦、余弦三角函數的運算以及過飽和情況下的歸一化處理過程,同時,在整個SVPWM算法中還包含了無理數的運算,這些復雜計算不可避免地會產生大量計算誤差,對高精度實時控制產生不可忽視的影響,而且這些復雜運算的計算量大,對系統的處理速度要求高,程序設計復雜,系統運行時間長,占用系統資源多。因此,從工程實際應用的角度出發,需要對常規SVPWM算法進行優化設計。 本文提出的優化SVPWM算法,只需進行普通的四則運算,計算非常簡單,克服了上述常規SVPWM算法中的缺點,同時,采用交叉分配零電壓空間矢量,并將零電壓空間矢量的切換點置于各扇區中點的方法,達到降低三相橋式逆變電路中開關器件開關損耗的目的。SVPWM算法要求高速的數據處理能力,傳統的MCU、DSP都難以滿足其要求,而具有高速數據處理能力的FPGA/CPLD則可以很好的實現SVPWM的控制功能,在實時性、靈活性等方面有著MCU、DSP無法比擬的優越性。本文利用MATLAB/Simulink軟件對優化的SVPWM系統原型進行建模和仿真,當仿真效果達到SVPWM系統控制要求后,在XilinxISE環境下采用硬件描述語言設計輸入方法與原理圖設計輸入方法相結合的混合設計輸入方法進行FPGA/CPLD的電路設計與輸入,建立相同功能的SVPWM系統模型,然后利用ISESimulator(VHDL/Verilog)仿真器進行功能仿真和性能分析,驗證了本文提出的SVPWM優化設計方案的可行性和有效性。

    標簽: FPGACPLD SVPWM 算法優化

    上傳時間: 2013-06-27

    上傳用戶:小儒尼尼奧

  • SVPWM算法優化及其FPGACPLD實現.rar

    電壓空間矢量脈沖寬度調制技術是一種性能優越、易于數字化實現的脈沖寬度調制方案。在常規SVPWM算法中,判定等效電壓空間矢量所處扇區位置時需要進行坐標旋轉和反正切三角函數的運算,計算特定電壓空間矢量作用時間時需要進行正弦、余弦三角函數的運算以及過飽和情況下的歸一化處理過程,同時,在整個SVPWM算法中還包含了無理數的運算,這些復雜計算不可避免地會產生大量計算誤差,對高精度實時控制產生不可忽視的影響,而且這些復雜運算的計算量大,對系統的處理速度要求高,程序設計復雜,系統運行時間長,占用系統資源多。因此,從工程實際應用的角度出發,需要對常規SVPWM算法進行優化設計。 本文提出的優化SVPWM算法,只需進行普通的四則運算,計算非常簡單,克服了上述常規SVPWM算法中的缺點,同時,采用交叉分配零電壓空間矢量,并將零電壓空間矢量的切換點置于各扇區中點的方法,達到降低三相橋式逆變電路中開關器件開關損耗的目的。SVPWM算法要求高速的數據處理能力,傳統的MCU、DSP都難以滿足其要求,而具有高速數據處理能力的FPGA/CPLD則可以很好的實現SVPWM的控制功能,在實時性、靈活性等方面有著MCU、DSP無法比擬的優越性。本文利用MATLAB/Simulink軟件對優化的SVPWM系統原型進行建模和仿真,當仿真效果達到SVPWM系統控制要求后,在XilinxISE環境下采用硬件描述語言設計輸入方法與原理圖設計輸入方法相結合的混合設計輸入方法進行FPGA/CPLD的電路設計與輸入,建立相同功能的SVPWM系統模型,然后利用ISESimulator(VHDL/Verilog)仿真器進行功能仿真和性能分析,驗證了本文提出的SVPWM優化設計方案的可行性和有效性。

    標簽: FPGACPLD SVPWM 算法優化

    上傳時間: 2013-07-30

    上傳用戶:15953929477

  • 基于FPGA的MIPS_CPU的設計.rar

    本文完成了對MIPS-CPU的指令集確定,流水線與架構設計,代碼編寫,并且在x86計算機上搭建了稱為gccmips_elf的仿真系統,完成了對MIPS-CPU硬件系統的模擬仿真,最終完成FPGA芯片的下載與實現。 @@ 本文完成了包含34條指令的MIPS-CPU指令集的制定,完成了整個MIPS-CPU的架構設計與5級流水線級數的確定。制定了整個CPU的主控制模塊的狀態轉移圖;根據MIPS-CPU的指令集的模式,完成了對不同模式下的指令的分析,給出了相應的取指,譯碼,產生新的程序存儲器尋址地址,執行,數據存儲器與寄存器文件回寫的控制信號,完成取指令模塊,譯碼模塊,執行模塊,數據回寫等模塊代碼的編寫,從而完成了流水線模塊的代碼設計。 @@ 重點分析了由于流水線設計而引入的競爭與冒險,分析了在不同流水線階段可能存在的競爭與冒險,對引起競爭與冒險的原因進行了確定,并通過增加一些電路邏輯來避免競爭與冒險的發生,完成了競爭與冒險檢測電路模塊以及數據回寫前饋電路模塊的代碼編寫,從而解決了競爭與冒險的問題,使設計的5級流水線得以暢順實現。 @@ 完成了MIPS-CPU的仿真系統平臺的搭建,該仿真器用來對應用程序進行編譯,鏈接與執行,生成相應匯編語言程序以及向量文件(16進制機器碼);并且同時產生相關的Modelsim仿真,及Quartus II下載驗證的文件。本設計利用該仿真系統來評估設計的MIPS-CPU的硬件系統,模擬仿真結果證明本文設計的MIPS-CPU可以實現正常功能。本論文課題的研究成功對今后從事專用RISC-CPU設計的同行提供了有益的參考。 @@ 最終將設計的MIPS-CPU下載到ALTERA公司的FPGA-EP1C6Q240芯片,并且借助ALTERA公司提供的Quartus II軟件進行了編譯與驗證,對設計的MIPS-CPU的資源使用,關鍵路徑上的時序,布線情況進行了分析,最終完成各個指標的檢查,并且借助Quartus II軟件內嵌的Signal Tap軟件進行軟硬件聯合調試,結果表明設計的MIPS-CPU功能正常,滿足約束,指標正確。 @@關鍵詞 MIPS;流水線;競爭與冒險;仿真器;FPGA

    標簽: MIPS_CPU FPGA

    上傳時間: 2013-07-31

    上傳用戶:gjzeus

  • 基于FPGA的藍牙HCIUART控制接口設計.rar

    通用異步收發器UART(Universal Asynchronous Receiver/Transmitter)是廣泛使用的串行傳輸協議。串行外設用到異步串行接口一般采用專用集成電路實現。但是這類芯片一般包含許多輔助模塊,而時常不需要使用完整的UART的功能和輔助功能,或者當在FPGA上設計時,需要將UART功能集成到FPGA內部而不能使用芯片。藍牙主機控制器接口則是實現主機設備與藍牙模塊之間互操作的控制部件。當在使用藍牙設備的時候尤其是在監控場所,接口控制器在控制數據與計算機的傳輸上就起了至關重要的作用。 論文針對信息技術的發展和開發過程中的實際需要,設計了一個藍牙HCI-UART(Host Controller Interface-Universal Asynchronous Receiver/Transmitter)控制接口的模塊。使用VHDL將其核心功能集成,既可以單獨使用,也可集成到系統芯片中,并且整個設計緊湊、穩定且可靠,其用途廣泛,具有一定的使用價值。 本設計采用TOP-DOWN設計方法,整體上分為UART接口和藍牙主機控制器接口兩部分。首先根據UART和藍牙主機控制器接口的實現原理和設計指標要求進行系統設計,對系統劃分模塊以及各個模塊的信號連接;然后進行模塊設計,設計出每個模塊的功能,并用VHDL語言編寫代碼來實現模塊功能;再使用ISE8.2I自帶的仿真器對各模塊進行功能仿真和時序仿真;最后進行硬件驗證,在Virtex-II開發板上對系統進行功能驗證。實現了發送、接收和波特率發生等功能,驗證了結果,表明設計正確,功能良好,符合設計要求。

    標簽: HCIUART FPGA 藍牙

    上傳時間: 2013-07-13

    上傳用戶:wfl_yy

  • C2000DSP實驗指導.rar

    電氣與自動化工程學院為本科生和研究生開設了DSP原理及應用課程、DSP技術及其應用綜合實驗。根據我們學院所設置專業的特點,選擇TI公司C2000系列DSP芯片作為主要學習內容,該課程的實踐性很強,即實驗是該課程的主要內容。我們針對TI公司C2000系列DSP芯片的工作原理、體系結構、指令系統和應用開發了一套實驗平臺――TMS320LF2407A實驗箱,該實驗箱內容豐富,易于擴展,可以做綜合性的提高實驗。為了方便實驗教學,我們編寫了實驗箱的實驗指導書。 該實驗指導書共分為五章。第一章是概述,簡單介紹TMS320LF2407A芯片的特點,DSP應用軟件的開發流程和如何編寫源程序和cmd文件。第二章介紹DSP的集成開發環境-CCS,即介紹CCS的安裝、配置和使用。第三章介紹DSP的并口仿真器。第四章介紹我們開發的實驗平臺――TMS320LF2407A實驗箱。第五章介紹在TMS320LF2407A的實驗箱平臺上進行的20個實驗。 在電氣與自動化工程學院DSP實驗室的建設中,得到了美國TI公司大學計劃的捐贈;得到合肥工業大學實驗裝置改造與研制基金和本科評建實驗室建設項目的資助;學院領導給予了很大的重視和支持,院實驗中心的老師們也做了大量的工作。在此一并表示感謝。 該實驗指導書是第3版。第1版是李巧利、吳婷和徐科軍針對TMS320LF2407A EVM板編寫的,由徐科軍審閱。在實驗中,張瀚、陳智淵、余向陽、周楊、梅楠楠和曾憲俊等提出了修訂意見。第2版是在第1版的基礎上,針對張瀚和陳智淵研制的實驗箱(由合肥工業大學實驗基金資助),由陳智淵和張瀚編寫,由徐科軍審閱。第3版是在第2版的基礎上,針對陳智淵、張瀚和周楊研制的實驗箱(由合肥工業大學本科評建項目資助),由陳智淵完成初稿,由黃云志、張瀚、周楊和曾憲俊修訂,由徐科軍審閱。在實驗指導書的編寫過程中,參考了一些公司的資料和專家的書籍。由于編者水平有限,書中肯定存在不妥之處,敬請批評指正。

    標簽: C2000 2000 DSP

    上傳時間: 2013-06-26

    上傳用戶:gut1234567

  • ADS2005中文培訓教程.rar

    目 錄 實驗一、 電路仿真基礎 ………………………………………………………… 1 實驗二、 系統仿真基礎 ………………………………………………………… 20 實驗三、 DC仿真和電路模型 …………………………………………………… 36 實驗四、 AC仿真和調整 ………………………………………………………… 55 實驗五、 S參數仿真和優化 …………………………………………………… 72 實驗六、 濾波器:瞬態,設計指導,momentum,DAC …………………… 95 實驗七、 諧波平衡仿真 …………………………………………………………115 實驗八、 電路包絡仿真 …………………………………………………………132 實驗九、 最終電路/系統仿真 ………………………………………………… 147 附錄A、 射頻瞬態仿真器 ………………………………………………………167 附錄B、 諧波平衡仿真器 ………………………………………………………173 附錄C、電路包絡仿真器 ……………………………………………………… 181 《ADS2005仿真實驗教程》是設計一個用于1900MHz GSM的RF接收系統,包含的部件主要有: ? 200MHz由集總參數元件構成的低通濾波器 ? 1900MHz由微帶線構成的帶通濾波器 ? 1900MHz的功放 ? 把1900MHz變到200MHz的混頻器 ? 其他小部件 在完成這個系統的過程中,就可以掌握目錄所示的內

    標簽: 2005 ADS 培訓教程

    上傳時間: 2013-04-24

    上傳用戶:Minly

  • FPGA的測試

    隨著FPGA(FieldProgrammableGateArray)器件的應用越來越廣泛且重要,FPGA的測試技術也得到了廣泛重視和研究。基于FPGA可編程的特性,應用獨立的測試(工廠測試)需要設計數個測試編程和測試向量來完成FPGA的測試,確保芯片在任何用戶可能的編程下都可靠工作。 本論文正是針對上述問題,以XilinxXC4000E系列FPGA為主要的研究對象,在詳細研究FPGA內部結構的基礎上,基于“分治法”的基本思路對FPGA的測試理論和方法做了探索性研究。 研究完成了對可編程邏輯模塊(ConfigrableLogicBlock)及其子模塊的測試。主要基于“分治法”對CLB及其子模塊進位邏輯(CLM)、查找表(LUT)的RAM工作模式等進行了測試劃分,分別實現了以“一維陣列”為基礎的測試配置和測試向量,以較少了測試編程次數完成了所有CLB資源的測試。 研究完成了對互連資源(ConfigrableInterconnectResource)的測試。基于普通數據總線的測試方法,針對互連資源主要由線段和NMOS開關管組成的特點及其自身的故障模型,通過手工連線實現測試配置,僅通過4次編程就實現了對其完全測試。 在測試理論研究的基礎上,我們開發了能對FPGA器件進行實際測試的測試平臺。基于硬件仿真器的測試平臺通過高速光纖連接工作站上的EDA仿真軟件,把軟件語言描述的測試波形通過硬件仿真器轉化為真實測試激勵,測試響應再讀回到仿真軟件進行觀察,能夠靈活、快速的完成FPGA器件的配置和測試。該平臺在國內首次實現了軟硬件協同在線測試FPGA。在該平臺支持下,我們成功完成了對各軍、民用型號FPGA的測試任務。 本研究成果為國內自主研發FPGA器件提供了有力保障,具有重大科研與實踐價值,成功解決了國外公司在FPGA測試技術上的壟斷問題,幫助國產FPGA器件實現完全國產化。

    標簽: FPGA 測試

    上傳時間: 2013-05-17

    上傳用戶:wangyi39

主站蜘蛛池模板: 永顺县| 原阳县| 桦甸市| 林甸县| 拉孜县| 娱乐| 龙口市| 隆尧县| 日照市| 宁河县| 绥化市| 广元市| 西乌| 尖扎县| 明水县| 汨罗市| 屏边| 和政县| 甘洛县| 建宁县| 沙田区| 通榆县| 民勤县| 宁南县| 铁力市| 松溪县| 南皮县| 孝义市| 西乌珠穆沁旗| 泗洪县| 娄底市| 安塞县| 澄城县| 尚义县| 视频| 海晏县| 会同县| 奉化市| 南皮县| 瓮安县| 修水县|