溫濕度傳感器 sht11 仿真程序 sbit out =P3^0; //加熱口 //sbit input =P1^1;//檢測口 //sbit speek =P2^0;//報警 sbit clo =P3^7;//時鐘 sbit ST =P3^5;//開始 sbit EOC =P3^6;//成功信號 sbit gwei =P3^4;//個位 sbit swei =P3^3;//十位 sbit bwei =P3^2;//百位 sbit qwei =P3^1;//千位 sbit speak =P0^0;//報警音 sbit bjled =P0^1;//報警燈 sbit zcled =P0^2;//正常LED int count; uchar xianzhi;//取轉換結果 uchar seth;//高時間 uchar setl;//低時間 uchar seth_mi;//高時間 uchar setl_mi;//低時間 bit hlbz;//高低標志 bit clbz; bit spbz; ///定時中斷程序/// void t0 (void) interrupt 1 using 0 { TH0=(65536-200)/256;//5ms*200=1000ms=1s TL0=(65536-200)%256; clo=!clo;//產生時鐘 if(count>5000) { if(hlbz) { if(seth_mi==0){seth_mi=seth;hlbz=0;out=0;} else seth_mi--; } if(!hlbz) { if(setl_mi==0){setl_mi=setl;hlbz=1;out=1;} else setl_mi--; } count=0; } else count++; } ///////////// ///////延時/////// delay(int i) { while(--i); } ///////顯示處理/////// xianshi() { int abcd=0; int i; for (i=0;i<5;i++) { abcd=xianzhi; gwei=1; swei=1; bwei=1; qwei=1; P1=dispcode[abcd/1000]; qwei=0; delay(70); qwei=1; abcd=abcd%1000; P1=dispcode[abcd/100]; bwei=0; delay(70); bwei=1; abcd=abcd%100; P1=dispcode[abcd/10]; swei=0; delay(70); swei=1; abcd=abcd%10; P1=dispcode[abcd]; gwei=0; delay(70); gwei=1; } } doing() { if(xianzhi>100) {bjled=0;speak=1;zcled=1;} else {bjled=1;speak=0;zcled=0;} } void main(void) { seth=60;//h60秒 setl=90;//l90秒 seth_mi=60;//h60秒 setl_mi=90;//l90秒 TMOD=0X01;//定時0 16位工作模式 TH0=(65536-200)/256; TL0=(65536-200)%256; TR0=1; //開始計時 ET0=1; //開定時0中斷 EA=1; //開全中斷 while(1) { ST=0; _nop_(); ST=1; _nop_(); ST=0; // EOC=0; xianshi(); while(!EOC) { xianshi(); } xianzhi=P2; xianshi(); doing(); } }
上傳時間： 2013-11-07
上傳用戶：我們的船長
電路仿真軟件
上傳時間： 2013-10-08
上傳用戶：cainaifa
Altera ModelSim 6.5仿真入門教程，需要的可自行下載。 平臺 軟件：ModelSim-Altera 6.5e （Quartus II 10.0） Starter Edition 內容 1 設計流程 使用ModelSim仿真的基本流程為： 圖1.1 使用 ModelSim仿真的基本流程 2 開始 2.1 新建工程 打開ModelSim后，其畫面如圖2.1所示。
上傳時間： 2014-12-31
上傳用戶：niumeng16
ALTERA公司：用ModelSimSE進行功能仿真和時序仿真的方法(ALTERA篇)之學習筆記
標簽： ModelSimSE 時序仿真
上傳時間： 2013-11-08
上傳用戶：qingdou
IP核生成文件：（Xilinx/Altera 同） IP核生成器生成 ip 后有兩個文件對我們比較有用，假設生成了一個 asyn_fifo 的核，則asyn_fifo.veo 給出了例化該核方式（或者在 Edit－》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式）。asyn_fifo.v 是該核的行為模型，主要調用了 xilinx 行為模型庫的模塊，仿真時該文件也要加入工程。（在 ISE中點中該核，在對應的 processes 窗口中運行“ View Verilog Functional Model ”即可查看該 .v 文件）。如下圖所示。
上傳時間： 2013-10-20
上傳用戶：lingfei
摘要：單片機學習包括理論與實踐學習， 而實踐學習所占比例相對較多、 硬件投入大 ，在實踐學習中需要大量的實驗儀器和設備 在具體的工程實踐中 如果因為方案有誤而進行相應的開發設計 會浪費較多的時間和經費 一般的單位或個人由于沒有較多的經費投入導致實踐學習環節比較薄弱 提出一種新的思路 較為全面地闡述采用軟件仿真實驗的方法。
上傳時間： 2013-10-18
上傳用戶：ca05991270
單片機仿真軟件
上傳時間： 2014-01-11
上傳用戶：qq521
good仿真軟件
上傳時間： 2013-10-12
上傳用戶：lhc9102
單片機與仿真軟件
上傳時間： 2013-11-25
上傳用戶：y1021622747
用EDA軟件實現電子電路的設計與仿真，極大地提高了電子電路設計的效率和效益，已成為電路設計的重要手段。學習和掌握這一技術十分重要。在各種仿真軟件中，Protel 99 SE獨領風騷，它豐富的仿真器件庫和齊全的仿真功能，使它能勝任大多數電路的仿真工作，再加上前端的原理圖輸人和后端的仿真結果輸出都具有易學易用的風格，從而倍受廣大電路設計人員的青睞。使用Protel 99 SE進行電路仿真時，不需要編寫網表文件(盡管它使用與PSPICE相同的仿真內核)，系統將根據所畫電路圖自動生成網表文件并進行仿真，仿真類型的選擇通過對話框完成，十分方便。然而，仿真時有關參數的設置仍然具有較高的技術含量，它既需要對電路原理的深刻把握，又需要注意軟件的特點。能否正確設置好仿真參數，是仿真能否順利進行的關鍵。本文將通過幾個實例討論這一問題
上傳時間： 2013-11-09
上傳用戶：vodssv
