隨著國(guó)際互聯(lián)網(wǎng)絡(luò)的迅猛發(fā)展,網(wǎng)絡(luò)應(yīng)用的不斷豐富,Intenret已經(jīng)從最初以學(xué)術(shù)交流為目的而演變?yōu)樯虡I(yè)行為,網(wǎng)絡(luò)安全性需求日益增加,高速網(wǎng)絡(luò)安全保密成為關(guān)注的焦點(diǎn),在安全得到保障的情況下,為了滿足網(wǎng)速無限制的追求,高速網(wǎng)絡(luò)硬件加密設(shè)備也必將成為需求熱點(diǎn)。另一方面,IPSec協(xié)議被廣泛的應(yīng)用于防火墻和安全網(wǎng)關(guān)中,但對(duì)IPSec協(xié)議的處理會(huì)大大增加網(wǎng)關(guān)的負(fù)載,成為千兆網(wǎng)實(shí)現(xiàn)的瓶頸。本文便是針對(duì)上述現(xiàn)狀,研究基于高性能FPGA實(shí)現(xiàn)千兆IPSec協(xié)議的設(shè)計(jì)技術(shù)。 目前,國(guó)外IPSec協(xié)議實(shí)現(xiàn)已經(jīng)芯片化,達(dá)到幾千兆的速率,但是國(guó)內(nèi)產(chǎn)品多以軟件實(shí)現(xiàn),速度難以提高。本文采用的基于FPGA的IPSec技術(shù)方案,采用硬件實(shí)現(xiàn)隧道模式下的IPSec協(xié)議,為IP分組及其上層協(xié)議數(shù)據(jù)提供機(jī)密性、數(shù)據(jù)完整性驗(yàn)證以及數(shù)據(jù)源驗(yàn)證等安全服務(wù)。在以VPN為實(shí)施方案的基礎(chǔ)上,構(gòu)建了以KDIPSec為設(shè)備原型以IPSec協(xié)議為出發(fā)點(diǎn)的千兆網(wǎng)絡(luò)系統(tǒng)環(huán)境模型,從硬件體系結(jié)構(gòu)到各個(gè)模塊的劃分以及各個(gè)模塊實(shí)現(xiàn)的功能這幾個(gè)方面描述了KDIPSec實(shí)現(xiàn)技術(shù),最后描述了一些關(guān)鍵模塊的FPGA設(shè)計(jì)和和仿真。所有處理模塊均在Xilinx公司的FPGA芯片中實(shí)現(xiàn),處理速率超過1Gb/s。
標(biāo)簽: IPSec FPGA 協(xié)議 實(shí)現(xiàn)技術(shù)
上傳時(shí)間: 2013-07-03
上傳用戶:wfl_yy
本文探索了自主系統(tǒng)CPU設(shè)計(jì)方法和經(jīng)驗(yàn),同時(shí)對(duì)80C51產(chǎn)品進(jìn)行了必要的改進(jìn)。 文章采用XILINX公司的Virtex-ⅡPro系列FPGA芯片,在相關(guān)EDA軟件平臺(tái)的支持下進(jìn)行基于FPGA的8051芯片的設(shè)計(jì)。在已公開的8051源代碼的基礎(chǔ)上,對(duì)其中的程序存儲(chǔ)器、指令存儲(chǔ)器做了較大幅度的修改,增加了定時(shí)器、串行收發(fā)器的軟件編寫,VerilogHDL語句共6000余行(見附錄光盤)。在設(shè)計(jì)中筆者特別的注意了源代碼中組合邏輯循環(huán)的去除,時(shí)序設(shè)計(jì)中合理確定建立時(shí)間和保持時(shí)間,保證了工作頻率的提高(工作頻率由12MHz提高到約30MHz),串行收發(fā)器的下載實(shí)驗(yàn)驗(yàn)證了該模塊頻率的提高。對(duì)設(shè)計(jì)高頻CPU提供了有益的借鑒。本文利用Modelsim進(jìn)行了功能仿真和后仿真,利用Synplify進(jìn)行了綜合,仿真和綜合結(jié)果達(dá)到了設(shè)計(jì)的預(yù)期要求,并為下載和組成系統(tǒng)作了準(zhǔn)備工作(設(shè)計(jì)了外圍電路的PCB板圖)。
上傳時(shí)間: 2013-06-28
上傳用戶:梧桐
本文提出了一種基于FPGA的細(xì)胞圖像識(shí)別系統(tǒng)方案,該系統(tǒng)中FPGA處于核心地位,F(xiàn)PGA采用Altera公司的EP1K100QC208-1芯片,構(gòu)造專用處理功能,實(shí)現(xiàn)彩色圖像灰度化、灰度變換、中值濾波、低通濾波、灰度圖像二值化等算法。這部分處理的數(shù)據(jù)量非常大,由于采用FPGA處理,產(chǎn)生的時(shí)延變得很小;最后系統(tǒng)機(jī)進(jìn)行識(shí)別處理的是二值圖像,數(shù)據(jù)量也很小。所進(jìn)行的仿真實(shí)驗(yàn)取得了良好的效果,給出了部分源代碼和實(shí)驗(yàn)結(jié)果。設(shè)計(jì)采用VHDL語言描述,并使用電子設(shè)計(jì)自動(dòng)化(EDA)工具進(jìn)行了模擬和驗(yàn)證。
標(biāo)簽: FPGA 圖像識(shí)別 預(yù)處理 硬件
上傳時(shí)間: 2013-04-24
上傳用戶:xwd2010
相對(duì)于JPEG中二維離散余弦變換(2DDCT)來說,在JPEG2000標(biāo)準(zhǔn)中,二維離散小波變換(2DDWT)是其圖像壓縮系統(tǒng)的核心變換。在很多需要進(jìn)行實(shí)時(shí)處理圖像的系統(tǒng)中,如數(shù)碼相機(jī)、遙感遙測(cè)、衛(wèi)星通信、多媒體通信、便攜式攝像機(jī)、移動(dòng)通信等系統(tǒng),需要用芯片實(shí)現(xiàn)圖像的編解碼壓縮過程。雖然有許多研究工作者對(duì)圖像處理的小波變換進(jìn)行了研究,但大都只偏重算法研究,對(duì)算法硬件實(shí)現(xiàn)時(shí)的復(fù)雜性考慮較少,對(duì)圖像處理的小波變換硬件實(shí)現(xiàn)的研究也較少。 本文針對(duì)圖像處理的小波變換算法及其硬件實(shí)現(xiàn)進(jìn)行了研究。對(duì)文獻(xiàn)[13]提出的“內(nèi)嵌延拓提升小波變換”(Combiningthedata-extensionprocedureintothelifting-basedDWTcore)快速算法進(jìn)行仔細(xì)分析,提出一種基于提升方式的5/3小波變換適合硬件實(shí)現(xiàn)的算法,在MATLAB中仿真驗(yàn)證了該算法,證明其是正確的。并設(shè)計(jì)了該算法的硬件結(jié)構(gòu),在MATLAT的Simulink中進(jìn)行仿真,對(duì)該結(jié)構(gòu)進(jìn)行VHDL語言的寄存器傳輸級(jí)(RTL)描述與仿真,成功綜合到Altera公司的FPGA器件中進(jìn)行驗(yàn)證通過。本算法與傳統(tǒng)的小波變換的邊界處理方法比較:由于將其邊界延拓過程內(nèi)嵌于小波變換模塊中,使該硬件結(jié)構(gòu)無需額外的邊界延拓過程,減少小波變換過程中對(duì)內(nèi)存的讀寫量,從而達(dá)到減少內(nèi)存使用量,降低功耗,提高硬件利用率和運(yùn)算速度的特點(diǎn)。本算法與文獻(xiàn)[13]提出的算法相比較:無需增加額外的硬件計(jì)算模塊,又具有在硬件實(shí)現(xiàn)時(shí)不改變?cè)瓉淼奶嵘〔ㄋ惴ǖ囊?guī)則性結(jié)構(gòu)的特點(diǎn)。這種小波變換硬件芯片的實(shí)現(xiàn)不僅適用于JPEG2000的5/3無損小波變換,當(dāng)然也可用于其它各種實(shí)時(shí)圖像壓縮處理硬件系統(tǒng)。
上傳時(shí)間: 2013-06-13
上傳用戶:jhksyghr
作者研究了當(dāng)前流行的縮放算法,對(duì)圖像紋理相關(guān)性大小和邊緣方向的判斷上提出了一種新的方法,并在此基礎(chǔ)上發(fā)展了一套適用于數(shù)字視頻芯片的圖像縮放算法。仿真結(jié)果表明此算法由優(yōu)于目前流行的圖像縮放算法。 介紹了FPGA的開發(fā)工作大致可以分為設(shè)計(jì)和驗(yàn)證兩大部分,在具體開發(fā)流程上可以根據(jù)要求靈活控制。縮放芯片的開發(fā)可以分為:芯片結(jié)構(gòu)設(shè)計(jì)、時(shí)鐘系統(tǒng)設(shè)計(jì)、存儲(chǔ)器讀寫控制、IP核復(fù)用設(shè)計(jì)、計(jì)算精度控制等方面的電路設(shè)計(jì)。在設(shè)計(jì)完成各級(jí)子模塊以后拼接各子模快完成整個(gè)縮放模塊的設(shè)計(jì)。通過測(cè)試發(fā)現(xiàn)設(shè)計(jì)中存在的缺陷,修改再測(cè)試,最終完成整個(gè)模塊的設(shè)計(jì)。
上傳時(shí)間: 2013-05-31
上傳用戶:tdyoung
本文研究數(shù)字音頻無線傳輸中的前向糾錯(cuò)(FEC)算法和電路的設(shè)計(jì)及實(shí)現(xiàn).在本文中介紹了一種基于Altera公司的FPGA Cyclone芯片的實(shí)現(xiàn)方案.文章首先介紹了本前向糾錯(cuò)系統(tǒng)采用的方案,然后從總體規(guī)劃的角度介紹了整個(gè)系統(tǒng)的內(nèi)部結(jié)構(gòu)、模塊劃分及所采用的設(shè)計(jì)方法和編程風(fēng)格.之后對(duì)各個(gè)模塊的設(shè)計(jì)進(jìn)行了詳細(xì)的描述,并給出了測(cè)試數(shù)據(jù)、實(shí)現(xiàn)結(jié)果及時(shí)序仿真波形圖,并對(duì)設(shè)計(jì)的硬件下載驗(yàn)證進(jìn)行了詳細(xì)描述.本文對(duì)FEC中的主要功能模塊,諸如Reed-Solomon編解碼,交織與解交織,以及與外圍的接口電路等給出了基本算法以及基于FPGA及硬件描述語言的解決方法.
標(biāo)簽: FPGA 前向糾錯(cuò) 算法 電路設(shè)計(jì)
上傳時(shí)間: 2013-04-24
上傳用戶:duoshen1989
數(shù)字超聲診斷設(shè)備在臨床診斷中應(yīng)用十分廣泛,研制全數(shù)字化的醫(yī)療儀器已成為趨勢(shì)。盡管很多超聲成像儀器設(shè)計(jì)制造中使用了數(shù)字化技術(shù),但是我們可以說現(xiàn)代VLSI 和EDA 技術(shù)在其中并沒有得到充分有效的應(yīng)用。隨著現(xiàn)代電子信息技術(shù)的發(fā)展,PLD 在很多與B 型超聲成像或多普勒超聲成像有關(guān)的領(lǐng)域都得到了較好的應(yīng)用,例如數(shù)字通信和相控雷達(dá)領(lǐng)域。 在研究現(xiàn)代超聲成像原理的基礎(chǔ)上,我們首先介紹了常見的數(shù)字超聲成像儀器的基本結(jié)構(gòu)和模塊功能,同時(shí)也介紹了現(xiàn)代FPGA 和EDA 技術(shù)。隨后我們?cè)敿?xì)分析討論了B 超中,全數(shù)字化波束合成器的關(guān)鍵技術(shù)和實(shí)現(xiàn)手段。我們?cè)O(shè)計(jì)實(shí)現(xiàn)了片內(nèi)高速異步FIFO 以降低采樣率,仿真結(jié)果表明資源使用合理且訪問時(shí)間很小。正交檢波方法既能給出灰度超聲成像所需要的回波的幅值信息,也能給出多普勒超聲成像所需要的回波的相移信息。我們?cè)O(shè)計(jì)實(shí)現(xiàn)了基于直接數(shù)字頻率合成原理的數(shù)控振蕩器,能夠給出一對(duì)幅值和相位較平衡的正交信號(hào),且在FPGA 片內(nèi)實(shí)現(xiàn)方案簡(jiǎn)單廉價(jià)。數(shù)控振蕩器輸出波形的頻率可動(dòng)態(tài)控制且精度較高,對(duì)于隨著超聲在人體組織深度上的穿透衰減,導(dǎo)致回波中心頻率下移的聲學(xué)物理現(xiàn)象,可視作將回波接收機(jī)的中心頻率同步動(dòng)態(tài)變化進(jìn)行補(bǔ)償。 還設(shè)計(jì)實(shí)現(xiàn)了B 型數(shù)字超聲診斷儀前端發(fā)射波束聚焦和掃描控制子系統(tǒng)。在單片F(xiàn)PGA 芯片內(nèi)部設(shè)計(jì)實(shí)現(xiàn)了聚焦延時(shí)、脈寬和重復(fù)頻率可動(dòng)態(tài)控制的發(fā)射驅(qū)動(dòng)脈沖產(chǎn)生器、線掃控制、探頭激勵(lì)控制、功能碼存儲(chǔ)等功能模塊,功能仿真和時(shí)序分析結(jié)果表明該子系統(tǒng)為設(shè)計(jì)實(shí)現(xiàn)高速度、高精度、高集成度的全數(shù)字化超聲診斷設(shè)備打下了良好的基礎(chǔ),將加快其研發(fā)和制造進(jìn)程,為生物醫(yī)學(xué)電子、醫(yī)療設(shè)備和超聲診斷等方面帶來新思路。
標(biāo)簽: FPGA 全數(shù)字 中的應(yīng)用 超聲診斷儀
上傳時(shí)間: 2013-06-18
上傳用戶:hfmm633
本論文主要對(duì)無線擴(kuò)頻集成電路設(shè)計(jì)中的信道編解碼算法進(jìn)行研究并對(duì)其FPGA實(shí)現(xiàn)思路和方法進(jìn)行相關(guān)研究。 近年來無線局域網(wǎng)IEEE802.11b標(biāo)準(zhǔn)建議物理層采用無線擴(kuò)頻技術(shù),所以開發(fā)一套擴(kuò)頻通信芯片具有重大的現(xiàn)實(shí)意義。無線擴(kuò)頻通信系統(tǒng)與常規(guī)通信相比,具有很強(qiáng)的抗干擾能力,并具有信息蔭蔽、多址保密通信等特點(diǎn)。無線信道的特性較復(fù)雜,因此在無線擴(kuò)頻集成電路設(shè)計(jì)中,加入信道編碼是提高芯片穩(wěn)定性的重要方法。 在了解擴(kuò)頻通信基本原理的基礎(chǔ)上,本文提出了“串聯(lián)級(jí)聯(lián)碼+兩次交織”的信道編碼方案。串聯(lián)的級(jí)聯(lián)碼由外碼——(15,9,4)里德-所羅門(Reed-Solomon)碼,和內(nèi)碼-(2,1,3)卷積碼構(gòu)成,交織則采用交織深度為4的塊交織。重點(diǎn)對(duì)RS碼的時(shí)域迭代譯碼算法和卷積碼的維特比譯碼算法進(jìn)行了詳細(xì)的討論,并完成信道編譯碼方案的性能仿真及用FPGA實(shí)現(xiàn)的方法。 計(jì)算機(jī)仿真的結(jié)果表明,采用此信道編碼方案可以較好的改善現(xiàn)有仿真系統(tǒng)的誤符號(hào)率。 本論文的內(nèi)容安排如下:第一章介紹了無線擴(kuò)頻通信技術(shù)的發(fā)展?fàn)顟B(tài)以及國(guó)內(nèi)外開發(fā)擴(kuò)頻通信芯片的現(xiàn)狀,并給出了本論文的研究?jī)?nèi)容和安排。第二章主要介紹了擴(kuò)頻通信的基本原理,主要包括擴(kuò)頻通信的定義、理論基礎(chǔ)和分類,直接序列擴(kuò)頻通信方式的數(shù)學(xué)模型。第三章介紹了基本的信道編碼原理,信道編碼的分類和各自的特點(diǎn)。第四章給出了本課題選擇的信道編碼方案——“串聯(lián)級(jí)聯(lián)碼+兩次交織”,詳細(xì)討論了方案中里德-所羅門(Reed-Solomon)碼和卷積碼的基本原理、編碼算法和譯碼算法。最后給出編碼方案的實(shí)際參數(shù)。第五章對(duì)第四章提出的編碼方案進(jìn)行了性能仿真。第六章結(jié)合項(xiàng)目實(shí)際,討論了FPGA開發(fā)基帶擴(kuò)頻通信系統(tǒng)的設(shè)計(jì)思路和方法。首先對(duì)FPGA開發(fā)流程以及實(shí)際開發(fā)的工具進(jìn)行了簡(jiǎn)要的介紹,然后給出了擴(kuò)頻通信系統(tǒng)的總體設(shè)計(jì)。對(duì)發(fā)射和接收子系統(tǒng)中信道編碼、解碼等相關(guān)功能模塊的實(shí)現(xiàn)原理和方法進(jìn)行分析。第七章對(duì)論文的工作進(jìn)行總結(jié)。
標(biāo)簽: FPGA 無線擴(kuò)頻 信道編解 技術(shù)研究
上傳時(shí)間: 2013-07-07
上傳用戶:時(shí)代電子小智
軟件無線電是二十世紀(jì)九十年代提出的一種實(shí)現(xiàn)無線通信的體系結(jié)構(gòu),被認(rèn)為是繼模擬通信、數(shù)字通信之后的第三代無線電通信技術(shù)。它的中心思想是:構(gòu)造一個(gè)開放性、標(biāo)準(zhǔn)化、模塊化的通用硬件平臺(tái),并使寬帶模數(shù)和數(shù)模轉(zhuǎn)換器盡可能靠近天線,從而將各種功能,如工作頻段、調(diào)制解調(diào)類型、數(shù)據(jù)格式、加密模式、通信協(xié)議等用軟件來完成。 本論文首先介紹了軟件無線電的基本原理和三種結(jié)構(gòu)形式,綜述了軟件無線電的幾項(xiàng)關(guān)鍵技術(shù)及其最新研究進(jìn)展。其中調(diào)制解調(diào)模塊是軟件無線電系統(tǒng)中的重要部分,集中體現(xiàn)了軟件無線電最顯著的優(yōu)點(diǎn)——靈活性。目前這一部分的技術(shù)實(shí)現(xiàn)手段多種多樣。隨著近幾年來芯片制造工藝的飛速發(fā)展,可編程器件FPGA以其高速的處理性能、高容量和靈活的可重構(gòu)能力,成為實(shí)現(xiàn)軟件無線電技術(shù)的重要手段。 本論文調(diào)制解調(diào)系統(tǒng)的設(shè)計(jì),選擇有代表性的16QAM和QPSK兩種方式作為研究對(duì)象,采用SystemView軟件作為系統(tǒng)級(jí)開發(fā)工具進(jìn)行集成化設(shè)計(jì)。在實(shí)現(xiàn)系統(tǒng)仿真和FPGA整體規(guī)劃后,著重分析用VHDL實(shí)現(xiàn)其中關(guān)鍵模塊以及利用嵌入FPGA的CPU核控制調(diào)制解調(diào)方式轉(zhuǎn)換的方法。同時(shí),在設(shè)計(jì)中成功地調(diào)用了Xilinx公司的IP核,實(shí)現(xiàn)了設(shè)計(jì)復(fù)用。由于FPGA內(nèi)部邏輯可以根據(jù)需要進(jìn)行重構(gòu),因而硬件的調(diào)試和升級(jí)變得很容易,而內(nèi)嵌CPU使信號(hào)處理過程可以用軟件進(jìn)行控制,充分體現(xiàn)了軟件無線電的靈活性。 通過本論文的研究,初步驗(yàn)證了在FPGA內(nèi)實(shí)現(xiàn)數(shù)字調(diào)制解調(diào)過程及控制的技術(shù)可行性和應(yīng)用的靈活性,并對(duì)將來的擴(kuò)展問題進(jìn)行了研究和討論,為實(shí)現(xiàn)完整的軟件無線電系統(tǒng)奠定了基礎(chǔ)。
標(biāo)簽: FPGA 軟件無線電 調(diào)制解調(diào)
上傳時(shí)間: 2013-06-10
上傳用戶:xhz1993
本文結(jié)合工程需要詳細(xì)論述了一種數(shù)字相位計(jì)的實(shí)現(xiàn)方法,該方法是基于FPGA(現(xiàn)場(chǎng)可編程門陣列)芯片運(yùn)用FFT(快速傅立葉變換)算法完成的。首先,從相位測(cè)量的原理出發(fā),分析了傳統(tǒng)相位計(jì)的缺點(diǎn),給出了一種高可靠性的相位檢測(cè)實(shí)用算法,其算法核心是對(duì)采集信號(hào)進(jìn)行FFT變換,通過頻譜分析,實(shí)現(xiàn)對(duì)參考信號(hào)和測(cè)量信號(hào)初相位的檢測(cè),并同時(shí)闡述了FPGA在實(shí)現(xiàn)數(shù)字相位計(jì)核心FFT算法中的優(yōu)勢(shì)。在優(yōu)化的硬件結(jié)構(gòu)中,利用多個(gè)乘法器并行運(yùn)算的方式加快了蝶形運(yùn)算單元的運(yùn)算速度;內(nèi)置雙端口RAM、旋轉(zhuǎn)因子ROM使數(shù)據(jù)存儲(chǔ)的速度得到提高;采用了流水線的工作方式使數(shù)據(jù)的存儲(chǔ)、運(yùn)算在時(shí)間上達(dá)到匹配。整個(gè)設(shè)計(jì)采用VHDL(超高速硬件描述語言)語言作為系統(tǒng)內(nèi)部硬件結(jié)構(gòu)的描述手段,在Altera的QuartusⅡ軟件支持下完成。仿真結(jié)果表明,基于FPGA實(shí)現(xiàn)的FFT算法無論在速度和精度上都滿足了相位測(cè)量的需要,其運(yùn)算64點(diǎn)數(shù)據(jù)僅需27.5us,最大誤差在1%之內(nèi)。
標(biāo)簽: FPGA 數(shù)字 相位計(jì)
上傳時(shí)間: 2013-06-04
上傳用戶:lgnf
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1