国产一区二区精品免费,国产福利电影在线播放,国产高清自拍一区

低噪聲放大器

蓄電池組分布式單體充電器研究.rar

蓄電池組已越來越廣泛地應用于交通運輸、電力、通信等諸多領域和部門，其壽命直接關系到能源的有效利用以及相應系統的整體壽命、可靠性和成本。本課題從提高電池壽命的角度研究串聯蓄電池組的充電問題，基于前人使用磁放大器作后級調整的基礎上，提出了一種新穎的基于開關管MOSFET后級調整和高頻母線的蓄電池組分布式單體充電方法。所有二次側電路通過高頻母線的形式共用一個一次側電路；在兼顧效率、體積和成本的前提下有效的解決了串聯蓄電池組的充電不均衡問題。論文對采用雙管正激拓撲的高頻母線產生電路的設計給出了說明；同時也介紹了幾種后級調整方法及各自優缺點。針對后級調整中的同步問題，提出了幾種產生同步鋸齒波的解決方案。最后利用同步脈沖產生電路，采用最常見的UC3843芯片，產生穩定可靠的同步鋸齒波，實現后級調整開關動作與母線方波電壓的同步。并且針對多路后級調整場合下，采取措施減小了母線電壓毛刺，同時也改善了電流采樣波形。論文設計了一套單體3500mAh、3．7V鋰離子電池組的單體獨立充電器，以雙管正激電路為原邊電路作為主模塊，次級是以MOSFET作后級調整電路實現充電功能作為充電電路模塊。試驗中采用了四個充電電路模塊，同時對四個鋰離子電池單體分別獨立充電。充電電路模塊中，通過控制MOFET開關，可實現鋰電池的恒流、恒壓充電和滿充切斷，充電電壓和充電電流可精確控制在1％以內。該充電電路并能顯示電池充電狀態，并在單體充電電路間傳遞充電狀態信號，最后反饋給母線電路以控制母線電壓輸出的開通與關斷。特別指出的是該電路的過放電檢測功能，是直接利用電池自身電壓來檢測得出電池自身是否處于過放電狀態判定信號，并在充電模塊間傳遞，最后得出蓄電池組過放電判定信號。整機有較低的待機功耗，并均使用了低成本器件，進一步降低了成本。論文給出了詳細的設計過程，最后通過實驗將該方案與串聯充電方案比較，驗證了該充電方案的可靠性與優越性。

標簽： 蓄電池組分布式充電器

上傳時間： 2013-04-24

上傳用戶：木末花開
運算放大器穩定性分析.rar

該講義由德州儀器的高級工程師主講。主要講述放大器如何才能穩定的工作，

標簽： 運算放大器穩定性分析

上傳時間： 2013-07-07

上傳用戶：playboys0
射頻與微波功率放大器設計.rar

本書主要闡述設計射頻與微波功率放大器所需的理論、方法、設計技巧，以及將分析計算與計算機輔助設計相結合的優化設計方法。這些方法提高了設計效率，縮短了設計周期。本書內容覆蓋非線性電路設計方法、非線性主動設備建模、阻抗匹配、功率合成器、阻抗變換器、定向耦合器、高效率的功率放大器設計、寬帶功率放大器及通信系統中的功率放大器設計。　本書適合從事射頻與微波動功率放大器設計的工程師、研究人員及高校相關專業的師生閱讀。作者簡介 Andrei Grebennikov是M／A—COM TYCO電子部門首席理論設計工程師，他曾經任教于澳大利亞Linz大學、新加坡微電子學院、莫斯科通信和信息技術大學。他目前正在講授研究班課程，在該班上，本書作為國際微波年會論文集。目錄第1章　雙口網絡參數　1.1　傳統的網絡參數　1.2　散射參數　1.3　雙口網絡參數間轉換　1.4　雙口網絡的互相連接　1.5　實際的雙口電路　　1.5.1　單元件網絡　　1.5.2　π形和T形網絡　1.6　具有公共端口的三口網絡　1.7　傳輸線　參考文獻第2章　非線性電路設計方法　2.1　頻域分析　　2.1.1　三角恒等式法　　2.1.2　分段線性近似法　　2.1.3　貝塞爾函數法　2.2　時域分析　2.3　NewtOn.Raphscm算法　2.4　準線性法　2.5　諧波平衡法　參考文獻第3章　非線性有源器件模型　3.1　功率MOSFET管　　3.1.1　小信號等效電路　　3.1.2　等效電路元件的確定　　3.1.3　非線性I—V模型　　3.1.4　非線性C.V模型　　3.1.5　電荷守恒　　3.1.6　柵一源電阻　　3.1.7　溫度依賴性　3.2　GaAs MESFET和HEMT管　　3.2.1　小信號等效電路　　3.2.2　等效電路元件的確定　　3.2.3　CIJrtice平方非線性模型　　3.2.4　Curtice.Ettenberg立方非線性模型　　3.2.5　Materka—Kacprzak非線性模型　　3.2.6　Raytheon(Statz等)非線性模型　　3.2.7　rrriQuint非線性模型　　3.2.8　Chalmers(Angek)v)非線性模型　　3.2.9　IAF(Bemth)非線性模型　　3.2.10　模型選擇　3.3　BJT和HBT汀管　　3.3.1　小信號等效電路　　3.3.2　等效電路中元件的確定　　3.3.3　本征z形電路與T形電路拓撲之間的等效互換　　3.3.4　非線性雙極器件模型　參考文獻第4章　阻抗匹配　4.1　主要原理　4.2　Smith圓圖　4.3　集中參數的匹配　　4.3.1　雙極UHF功率放大器　　4.3.2　M0SFET VHF高功率放大器　4.4　使用傳輸線匹配　　4.4.1　窄帶功率放大器設計　　4.4.2　寬帶高功率放大器設計　4.5　傳輸線類型　　4.5.1　同軸線　　4.5.2　帶狀線　　4.5.3　微帶線　　4.5.4　槽線　　4.5.5　共面波導　參考文獻第5章　功率合成器、阻抗變換器和定向耦合器　5.1　基本特性　5.2　三口網絡　5.3　四口網絡　5.4　同軸電纜變換器和合成器　5.5　wilkinson功率分配器　5.6　微波混合橋　5.7　耦合線定向耦合器　參考文獻第6章　功率放大器設計基礎　6.1　主要特性　6.2　增益和穩定性　6.3　穩定電路技術　　6.3.1　BJT潛在不穩定的頻域　　6.3.2　MOSFET潛在不穩定的頻域　　6.3.3　一些穩定電路的例子　6.4　線性度　6.5　基本的工作類別：A、AB、B和C類　6.6　直流偏置　6.7　推挽放大器　6.8　RF和微波功率放大器的實際外形　參考文獻第7章　高效率功率放大器設計　7.1　B類過激勵　7.2　F類電路設計　7.3　逆F類　7.4　具有并聯電容的E類　7.5　具有并聯電路的E類　7.6　具有傳輸線的E類　7.7　寬帶E類電路設計　7.8　實際的高效率RF和微波功率放大器　參考文獻第8章寬帶功率放大器　8.1　Bode—Fan0準則　8.2　具有集中元件的匹配網絡　8.3　使用混合集中和分布元件的匹配網絡　8.4　具有傳輸線的匹配網絡　　8.5　有耗匹配網絡　8.6　實際設計一瞥　參考文獻第9章　通信系統中的功率放大器設計　9.1　Kahn包絡分離和恢復技術　9.2　包絡跟蹤　9.3　異相功率放大器　9.4　Doherty功率放大器方案　9.5　開關模式和雙途徑功率放大器　9.6　前饋線性化技術　9.7　預失真線性化技術　9.8　手持機應用的單片cMOS和HBT功率放大器　參考文獻

標簽： 射頻微波功率放大器設計

上傳時間： 2013-04-24

上傳用戶：W51631
MOS集成運算放大器的版圖設計.rar

MOS集成運算放大器的版圖設計集成電路設計綜合實驗指導書

標簽： MOS 集成運算放大器版圖設計

上傳時間： 2013-04-24

上傳用戶：yolo_cc
單電源運算放大器電路應用圖集.rar

單電源運算放大器電路應用圖集單電源運算放大器電路應用圖集

標簽： 單電源運算放大器電路應用

上傳時間： 2013-06-15

上傳用戶：yw14205
運算放大器、比較器設計指南.rar

運算放大器、比較器設計指南,運算放大器、比較器設計指南

標簽： 運算放大器比較器設計指南

上傳時間： 2013-07-19

上傳用戶：a673761058
嵌入式視頻監控系統的FPGA圖像處理子系統設計.rar

隨著圖像處理技術的不斷發展，圖像處理技術在國民經濟和社會生活的各個方面都得到了廣泛的運用。與此同時，人們對圖像處理的要求也越來越高。傳統的數字圖像處理器件主要有專用集成芯片（Application Specific Integrated Circuit）和數字信號處理器（Digital Signal Process）。進入20世紀以來，伴隨著半導體技術的發展，現場可編程門陣列FPGA以其應用靈活、集成度高、功能強大、設計周期短、開發成本低的特點，越來越多地被應用在圖像處理領域。大量實踐證明，FPGA的并行處理能力與流水線作業能顯著地提高圖像處理的速度，因此基于FPGA的圖像處理系統有著廣闊的發展前景。本文研究的是一個在嵌入式視頻監控系統下的圖像預處理子系統。首先實現了一個通用可重復配置的圖像處理算法研究硬件平臺，完成圖像的采集、接收、處理、存儲、輸出等功能。由于FPGA本身具有完全的可重復配置性，所以該架構的硬件平臺可以很方便的升級和重復配置。其次在該平臺上，本文使用Verilog HDL硬件語言在FPGA芯片上實現了多種圖像預處理算法。在實現過程中，為了充分發揮FPGA在并行處理方面的強大功能，本文對算法做了一定的改進，使其盡量能使用并行處理的方式來完成。實驗結果表明，本圖像預處理系統能在毫秒級高速地完成多種圖像算法，完全能夠滿足視頻監控系統50幀/秒的輸出要求。最后根據視頻監控系統在實際運用中出現的噪聲類型多樣化的情況，我們設計了一種基于反饋理論的圖像處理效果控制模塊。該模塊能通過對處理后圖像峰值信噪比（PSNR）的分析，控制FPGA對下一幅圖像的噪聲采用更有針對性的圖像處理方法。

標簽： FPGA 嵌入式視頻圖像處理

上傳時間： 2013-05-20

上傳用戶：gundamwzc
基于FPGA的GPS接收機基帶處理器的研究與設計.rar

互聯網、移動通信、星基導航是21世紀信息社會的三大支柱產業，而GPS系統的技術水平和發展歷程代表著全世界衛星導航系統的發展狀況。目前，我國已經成為GPS的使用大國，衛星導航產業鏈也已基本形成。然而，我們對GPS核心技術(即如何捕獲衛星信號并保持對信號的跟蹤)的研究還不夠深入，我國GPS產品的核心部分多數還是靠進口。因此，對GPS核心技術的研究是非常緊迫的。本文首先介紹了GPS的定位原理，之后闡述了GPS接收機的基本原理一直接擴頻通信和GPS信號的結構與特性。從這些方面出發研究接收機基帶處理器的捕獲與跟蹤設計方案。設計過程中，先詳細分析了滑動相關的捕獲算法和基于FFT的快速捕獲算法，并利用matlab進行了驗證。由于前者靈活性好且可捕獲到高精度的碼相位和載波頻率，適合于本文的硬件接收機，所以本文確定了滑動相關的捕獲方案。接著分析了跟蹤環路的特點，跟蹤模塊采用碼跟蹤環和載波跟蹤環耦合的方法實現。由于GPS系統通常工作在非常低的信噪比環境中，而非相干環在低信噪比下環路跟蹤性能較好，所以碼跟蹤環采用非相干(DDLL)環實現。這種跟蹤環路采用的鑒相器是能量鑒相器，對數據的調制和載波相位都不敏感，鑒相器不會產生不確定量。由于輸入信號存在180°相位翻轉，而COSTAS鎖相環允許數據調制，對I支路和Q支路信號的180°相位翻轉不敏感，所以載波跟蹤環采用COSTAS鎖相環實現。上述算法在matlab環境下得到了驗證。基帶處理器電路的主要模塊在Quartus II8.0開發平臺上利用VHDL硬件描述語言實現。然后利用EDA仿真工具ModelSim-Altera6.1g進行了邏輯仿真。本設計滿足系統功能和性能的要求，可以直接用于實時GPS接收機系統的設計中，為自主設計GPS接收機奠定了基礎。最后，由于在弱電磁環境下，捕獲失鎖后32PPS信號會丟失。所以設計了一個能授時和守時的算法去得到與GPS時同步的精確授時秒信號。并且實現了這個算法。

標簽： FPGA GPS 接收機

上傳時間： 2013-04-24

上傳用戶：zuozuo1215
LTE系統中基帶DAGC的應用研究及FPGA實現.rar

當今，移動通信正處于向第四代通信系統發展的階段，OFDM技術作為第四代數字移動通信(4G)系統的關鍵技術之一，被包括LTE在內的眾多準4G協議所采用。IDFT/DFT作為OFDM系統中的關鍵功能模塊，其精度對基帶解調性能產生著重大的影響，尤其對LTE上行所采用的SC_FDMA更是如此。為了使定點化IDFT/DFT達到較好的性能，本文采用數字自動增益控制(DAGC)技術，以解決過大輸入信號動態范圍所造成的IDFT/DFT輸出信噪比(SNR)惡化問題。首先，本文簡單介紹了較為成熟的AAGC(模擬AGC)技術，并重點關注近年來為了改善其性能而興起的數字化AGC技術，它們主要用于壓縮ADC輸入動態范圍以防止其飽和。針對基帶處理中具有累加特性的定點化IDFT/DFT技術，進一步分析了AAGC技術和基帶DAGC在實施對象，實現方法等上的異同點，指出了基帶DAGC的必要性。其次，根據LTE協議，搭建了從調制到解調的基帶PUSCH處理鏈路，并針對基于DFT的信道估計方法的缺點，使用簡單的兩點替換實現了優化，通過高斯信道下的MATLAB仿真，證明其可以達到理想效果。仿真結果還表明，在不考慮同步問題的高斯信道下，本文所搭建的基帶處理鏈路，采用64QAM進行調制，也能達到在SNR高于17dB時，硬判譯碼結果為極低誤碼率(BER)的效果。再次，在所搭建鏈路的基礎上，通過理論分析和MATLAB仿真，證明了包括時域和頻域DAGC在內的基帶DAGC具有穩定接收鏈路解調性能的作用。同時，通過對幾種DAGC算法的比較后，得到的一套適用于實現的基帶DAGC算法，可以使IDFT/DFT的輸出SNR處于最佳范圍，從而滿足LTE系統基帶解調的要求。針對時域和頻域DAGC的差異，分別選定移位和加法，以及查表的方式進行基帶DAGC算法的實現。最后，本文對選定的基帶DAGC算法進行了FPGA設計，仿真、綜合和上板結果說明，時域和頻域DAGC實現方法占用資源較少，容易進行集成，能夠達到的最高工作頻率較高，完全滿足基帶處理的速率要求，可以流水處理每一個IQ數據，使之滿足基帶解調性能。

標簽： DAGC FPGA LTE

上傳時間： 2013-05-17

上傳用戶：laozhanshi111
基于FPGA的固態硬盤控制器設計.rar

近年來，大容量數據存儲設備主要是機械硬盤，機械硬盤采用機械馬達和磁片作為載體，存在抗震性能低、高功耗和速度提升難度大等缺點。固態硬盤是以半導體作為存儲介質及控制載體，無機械裝置，具有抗震、寬溫、無噪、可靠和節能等特點，是目前存儲領域所存在問題的解決方案之一。本文針對這一問題，設計基于FPGA的固態硬盤控制器，實現數據的固態存儲。文章首先介紹硬盤技術的發展，分析固態硬盤的技術現狀和發展趨勢，闡述課題研究意義，并概述了本文研究的主要內容及所做的工作。然后從分析固態硬盤控制器的關鍵技術入手，研究了SATA接口協議和NANDFLASH芯片特性。整體設計采用SOPC架構，所有功能由單片FPGA完成。移植MicroBlaze嵌入式處理器軟核作為主控制器，利用Verilog HDL語言描述IP核形式設計SATA控制器核和NAND FLASH控制器核。SATA控制器核作為高速串行傳輸接口，實現SATA1.0協議，根據協議劃分四層模型，通過狀態機和邏輯電路實現協議功能。NAND FLASH控制器核管理NANDFLASH芯片陣列，將NAND FLASH接口轉換成通用的SRAM接口，提高訪問效率。控制器完成NAND FLASH存儲管理和糾錯算法，實現數據的存儲和讀取。最后完成固態硬盤控制器的模塊測試和整體測試，介紹了測試方法、測試工具和測試流程，給出測試數據和結果分析，得出了驗證結論。本文設計的固態硬盤控制器，具有結構簡單和穩定性高的特點，易于升級和二次開發，是實現固態硬盤和固態存儲系統的關鍵技術。

標簽： FPGA 固態硬盤制器設計

上傳時間： 2013-05-28

上傳用戶：sssnaxie