一区二区三区在线观看免费,国产传媒在线,亚洲aa中文字幕

低壓差線性穩(wěn)壓器

中文UCC2895相移全橋控制設(shè)計(jì)

IC-Ucc28950改進(jìn)的相移全橋控制設(shè)計(jì)UcC28950是T公司進(jìn)一步改進(jìn)的相移全橋控制C，它比原有標(biāo)準(zhǔn)型UCC2895主要改進(jìn)為Zvs能力范圍加寬，對(duì)二次側(cè)同步整流直接控制，提高了輕載空載轉(zhuǎn)換效率，而且此時(shí)可以O(shè)N/OFF控制同步整流成為綠色產(chǎn)品。既可以作電流型控制，也可以作電壓型控制。增加了閉環(huán)軟啟動(dòng)及使能功能。低啟動(dòng)電流，逐個(gè)周期式限流過(guò)流保護(hù)，開(kāi)關(guān)頻率可達(dá)1MHz UCC28950基本應(yīng)用電路如圖1所示，內(nèi)部等效方框電路如圖2所示。*啟動(dòng)中的保護(hù)邏輯UCC28950啟動(dòng)前應(yīng)該首先滿足下列條件：*VDD電壓要超過(guò)UvLo閾值，73V*5V基準(zhǔn)電壓已經(jīng)實(shí)現(xiàn)*芯片結(jié)溫低于140℃。*軟啟動(dòng)電容上的電壓不低于0.55V。如果滿足上述條件，一個(gè)內(nèi)部使能信號(hào)EN將產(chǎn)生出來(lái)，開(kāi)始軟啟動(dòng)過(guò)程。軟啟動(dòng)期間的占空比，由Ss端電壓定義，且不會(huì)低于由Twm設(shè)置的占空比，或由逐個(gè)周期電流限制電路決定的負(fù)載條件電壓基準(zhǔn)精確的（±1.5%5V基準(zhǔn)電壓，具有短路保護(hù)，支持內(nèi)部電路，并能提供20mA外部輸出電流，其用于設(shè)置DCDC變換器參數(shù)，放置一個(gè)低ESR，ESL瓷介電容（1uF-2.2uF旁路去耦，從此端接到GND，并緊靠端子，以獲得最佳性能。唯一的關(guān)斷特性發(fā)生在C的VDD進(jìn)入U(xiǎn)VLo狀態(tài)。*誤差放大器（EA+EA，COMP）誤差放大器有兩個(gè)未提交的輸入端，EA+和EA-。它具有3MHz帶寬具有柔性的閉環(huán)反饋環(huán)。EA+為同相端，EA-為反向端。COMP為輸出端輸入電壓共模范圍保證在0.5V-3.6V。誤差放大器的輸出在內(nèi)部接到pWM比較器的同相輸入端，誤差放大器的輸出范圍為0.25V4.25V，遠(yuǎn)超出PwM比較器輸入上斜信號(hào)范圍，其從0.8v-2.8V。軟啟動(dòng)信號(hào)作為附加的放大器的同相輸入，當(dāng)誤差放大器的兩個(gè)同相輸入為低，是支配性的輸入，而且設(shè)置的占空比是誤差放大器輸出信號(hào)與內(nèi)部斜波相比較后放在PWM比較器的輸入處。

標(biāo)簽： ucc2895

上傳時(shí)間： 2022-03-31

上傳用戶：
正點(diǎn)原子高速無(wú)線調(diào)試器用戶資料

1 產(chǎn)品簡(jiǎn)介1.1 產(chǎn)品特點(diǎn)下載速度快，超越 JLINK V8，接近 JLINK V9采用 2.4G 無(wú)線通信，自動(dòng)跳頻支持 1.8V~5V 設(shè)備，自動(dòng)檢測(cè)支持 1.8V/3.3V/5V 電源輸出，上位機(jī)設(shè)置支持目標(biāo)板取電/給目標(biāo)板供電支持 MDK/IAR 編譯器，無(wú)需驅(qū)動(dòng)，不丟固件支持 Cortex M0/M1/M3/M4/M7 等內(nèi)核 ARM 芯片支持仿真調(diào)試，支持代碼下載、支持虛擬串口提供 20P 標(biāo)準(zhǔn) JTAG 接口、提供 4P 簡(jiǎn)化 SWD 接口支持 XP/WIN7/WIN8/WIN10 等操作系統(tǒng)尺寸小巧，攜帶方便1.2 基本參數(shù)產(chǎn)品名稱(chēng) ATK-HSWLDBG 高速無(wú)線調(diào)試器產(chǎn)品型號(hào) ATK-HSWLDBG支持芯片 ARM Cortex M0/M1/M3/M4/M7 全系列通信方式 USB（免驅(qū)）仿真接口 JTAG、SWD支持編譯器 MDK、IAR串口速度 10Mbps（max）燒錄速度 10M通信距離 ≥10MTX 端工作電壓 5V（USB 供電）TX 端工作電流 151mARX 端工作電壓 3.3V/5V(USB 或者 JTAG 或者 SWD 供電)RX 端工作電流 132mA@5V工作溫度 -40℃~+85℃尺寸 66.5mm*40mm*17mm1.3 產(chǎn)品實(shí)物圖圖發(fā)送端圖接收端圖接收端接口輸出電壓示意圖，所有標(biāo)注 GND 的引腳均為地線1.4 接線示意圖高速無(wú)線調(diào)試器發(fā)送端，接線圖：高速無(wú)線調(diào)試器接收端，JTAG/SWD 接口供電，接線示意圖：高速無(wú)線調(diào)試器接收端，USB 接口供電，接線示意圖：1.5 高速無(wú)線調(diào)試器工作原理示意圖電腦端高速無(wú)線調(diào)試器發(fā)送端 USB 接口目標(biāo) MCU 高速無(wú)線調(diào)試器接收端 JTAG/SWD 接口目標(biāo) MCU 高速無(wú)線調(diào)試器接收端5V 電源JTAG/SW 接口 USB 接口高速無(wú)線調(diào)試器JTAG/SW 接口目標(biāo) MCU 高速無(wú)線調(diào)試器接收端USB 接口電腦端高速無(wú)線調(diào)試器發(fā)送端無(wú)線模塊無(wú)線模塊2、MDK 配置教程注意：低版本 MDK 對(duì)高速無(wú)線調(diào)試器的支持不完善，推薦 MDK5.23及以上版本。MDK5.23~MDK5.26 對(duì)高速 DAP 的支持都有 bug，必須打補(bǔ)丁。參考“mdk 補(bǔ)丁”文件夾下的相關(guān)文檔解決。SWD 如果接3 線，請(qǐng)查看第 10 章，常見(jiàn)問(wèn)題 1。要提高速度，參考 4.2 節(jié)配置無(wú)線參數(shù)為大包模式。如果無(wú)線通信不穩(wěn)定，參考常見(jiàn)問(wèn)題 4。

標(biāo)簽： 高速無(wú)線調(diào)試器

上傳時(shí)間： 2022-06-04

上傳用戶：d1997wayne
2.0 – 5.5V 供電 315/433.92/868/915MHz OOK 接收器CMT2210/17LH 手冊(cè)

說(shuō)明：CMT2210LH 和CMT2217LH 同為低功耗、高性能的OOK 射頻接收器，適用于ISM 頻段315 /433.92 / 868 / 915 MHz 及其臨近頻點(diǎn)的無(wú)線接收應(yīng)用。CMT2210/17LH 是真正意義的即插即用型芯片。CMT2210LH 工作在300 - 480 MHz 頻段；CMT2217LH 缺省工作在600 - 960 MHz 頻段，通過(guò)CMOSTEK 提供的工具可配置該器件工作在300 - 480 MHz 頻段。射頻頻點(diǎn)的改變需通過(guò)選用不同頻率的晶體來(lái)實(shí)現(xiàn)，射頻頻點(diǎn)對(duì)應(yīng)的晶體頻率可從RFPDK 界面讀出。該器件支持0.5 – 40 kbps的數(shù)據(jù)率范圍，出廠缺省參數(shù)優(yōu)化到1 - 5 kbps的數(shù)據(jù)率，非常適合與基于編碼器或MCU 的低成本發(fā)射器配對(duì)使用。通過(guò)在PCB 上斷開(kāi)或短接VDD5V 和VDDL 管腳，CMT2210/17LH 能夠工作在3 - 5.5 V 或2 - 3.6 V 兩種供電電壓區(qū)間。當(dāng)該芯片工作在 433.92 MHz 時(shí)，僅需4.5 mA 電流便可實(shí)現(xiàn) -109 dBm 的接收靈敏度。CMT2210/17LH 接收器搭配CMT211x/5x 發(fā)射器便能實(shí)現(xiàn)高性價(jià)比的射頻應(yīng)用方案。

標(biāo)簽： 433 868接收電路

上傳時(shí)間： 2022-07-18

上傳用戶：zhaiyawei
基于FPGA的磁盤(pán)陣列控制器的硬件設(shè)計(jì)與實(shí)現(xiàn).rar

隨著存儲(chǔ)技術(shù)的迅速發(fā)展，存儲(chǔ)業(yè)務(wù)需求的不斷增長(zhǎng)，獨(dú)立的磁盤(pán)冗余陣列可利用多個(gè)磁盤(pán)并行存取提高存儲(chǔ)系統(tǒng)的性能。磁盤(pán)陣列技術(shù)采用硬件和軟件兩種方式實(shí)現(xiàn)，軟件RAID（Redundant Array of Independent Disks）主要利用操作系統(tǒng)提供的軟件實(shí)現(xiàn)磁盤(pán)冗余陣列功能，對(duì)系統(tǒng)資源利用率高，節(jié)省成本。硬件RAID將大部分RAID功能集成到一塊硬件控制器中，系統(tǒng)資源占用率低，可移植性好。分析了軟件RAID的性能瓶頸，使用硬件直接完成部分計(jì)算提高軟件RAID性能。針對(duì)RAID5采用FPGA（Field Programmable Gate Array）技術(shù)實(shí)現(xiàn)RAID控制器硬件設(shè)計(jì)，完成磁盤(pán)陣列啟動(dòng)、數(shù)據(jù)緩存（Cache）以及數(shù)據(jù)XOR校驗(yàn)等功能。基于硬件RAID的理論，提出一種基于Virtex-4的硬件RAID控制器的系統(tǒng)設(shè)計(jì)方案：獨(dú)立微處理器和較大容量的內(nèi)存；實(shí)現(xiàn)RAID級(jí)別遷移，在線容量擴(kuò)展，在線數(shù)據(jù)熱備份等高效、用戶可定制的高級(jí)RAID功能；利用Virtex-4內(nèi)置硬PowerPC完成RAID服務(wù)器部分配置和管理工作，運(yùn)行Linux操作系統(tǒng)、RAID管理軟件等。控制器既可以作為RAID控制卡在服務(wù)器上使用，也可作為一個(gè)獨(dú)立的系統(tǒng)，成為磁盤(pán)陣列的調(diào)試平臺(tái)。隨著集成電路的發(fā)展，芯片的體積越來(lái)越小，電路的布局布線密度越來(lái)越大，信號(hào)的工作頻率也越來(lái)越高，高速電路的傳輸線效應(yīng)和信號(hào)完整性問(wèn)題越來(lái)越明顯。RAID控制器屬于高速電路的范疇，在印刷電路板（Printed Circuit Block, PCB）實(shí)現(xiàn)時(shí)分別從疊層設(shè)計(jì)、布局、電源完整性、阻抗匹配和串?dāng)_等方面考慮了信號(hào)完整性問(wèn)題，并基于IBIS（I/O Buffer Information Specification）模型進(jìn)行了信號(hào)完整性分析及仿真。

標(biāo)簽： FPGA 磁盤(pán)陣列控制器

上傳時(shí)間： 2013-04-24

上傳用戶：jeffery
基于FPGA的MPEG4協(xié)同處理器研究

網(wǎng)絡(luò)帶寬依然在不斷增長(zhǎng)（尤其是在本地網(wǎng)），最后一公里的高速接入日益普及;另一方面的情況是大容量的磁盤(pán)、FLASH移動(dòng)存儲(chǔ)盤(pán)和激光盤(pán)的容量不斷增大，使得傳送和儲(chǔ)存數(shù)據(jù)的成本不斷地下降。不僅使人發(fā)問(wèn)：我們孜孜不倦的搞視頻壓縮高級(jí)算法還有多少意義？我們可以看到，算法的復(fù)雜性日益增加，但性能的提高卻接近邊緣。是什么還在要求更高的壓縮速率？還有被我們遺忘的地方嗎？還有什么應(yīng)用讓我們繼續(xù)追求更精妙的壓縮算法？在作者看來(lái)，這個(gè)應(yīng)用領(lǐng)域就是移動(dòng)視頻服務(wù)。無(wú)線頻譜這種稀缺資源的有限性決定了我們必須繼續(xù)對(duì)視頻壓縮技術(shù)進(jìn)行研究。即使伴隨UMTS/IMT2000的到來(lái)，移動(dòng)終端可以獲得的數(shù)據(jù)速率也限制在144Kbit/s，在微蜂窩的時(shí)候最高能達(dá)到的速率上限也在2Mbit/s。144Kbit/s的速率對(duì)于較高質(zhì)量的視頻傳輸來(lái)講，仍然是有限的。因此，可以預(yù)見(jiàn)，移動(dòng)終端的空中接口這個(gè)瓶頸使得我們必須繼續(xù)進(jìn)行視頻壓縮。另一方面，移動(dòng)終端領(lǐng)域開(kāi)發(fā)視頻壓縮算法，在其低功耗和實(shí)時(shí)性要求下，也是異常困難的。為了減少計(jì)算的復(fù)雜性和運(yùn)動(dòng)估計(jì)的功耗，業(yè)界提出了許多快速算法，例如2-D的對(duì)數(shù)搜索，三步搜索，聯(lián)合搜索。盡管這些方法減少了功耗，其結(jié)果是視頻壓縮性能的降低，因?yàn)檫@些算法的本質(zhì)是減少了運(yùn)動(dòng)搜索的空間。為了實(shí)現(xiàn)運(yùn)動(dòng)搜索的低功耗，在電路領(lǐng)域又提出了搜索窗口和時(shí)鐘管理的措施。但這些方法都是在犧牲視頻壓縮比性能的基礎(chǔ)進(jìn)行的折中，并沒(méi)有強(qiáng)調(diào)算法映射結(jié)構(gòu)上做出處理。本論文提出了一種新的解決MPEG-4運(yùn)動(dòng)估計(jì)運(yùn)算的低功耗實(shí)時(shí)處理器架構(gòu)。其基礎(chǔ)是采用了心肌陣列并行處理技術(shù)和低功耗控制電路。運(yùn)動(dòng)估計(jì)的繁復(fù)運(yùn)算通過(guò)心肌陣列分布式運(yùn)算得到有效處理。從理論上看，心肌陣列有其簡(jiǎn)單易理解性，然后，由于FPGA的互聯(lián)網(wǎng)絡(luò)有限性，設(shè)計(jì)這樣一個(gè)陣列仍有許多值得注意的問(wèn)題。論文提出使用保守近似處理在全局運(yùn)動(dòng)估計(jì)中減少功耗，其本質(zhì)是消除不必要的冗余運(yùn)算。宏塊的最小誤差匹配是一個(gè)典型的串行操作過(guò)程。論文新提出的方法是在進(jìn)行絕對(duì)匹配前使用保守計(jì)算，如果保守誤差值與最小誤差差別過(guò)大，則不進(jìn)行絕對(duì)誤差計(jì)算。總的說(shuō)來(lái)，論文實(shí)現(xiàn)了兩個(gè)目標(biāo)：通過(guò)心肌陣列實(shí)現(xiàn)了實(shí)時(shí)的運(yùn)動(dòng)估計(jì)編碼，通過(guò)在算法層次引入控制電路，降低運(yùn)動(dòng)估計(jì)電路的功耗。

標(biāo)簽： MPEG4 FPGA 處理器

上傳時(shí)間： 2013-06-23

上傳用戶：lacsx
基于ARM和Linux的橫機(jī)控制系統(tǒng)設(shè)計(jì)

本課題所研究的橫機(jī)是一種由嵌入式控制器系統(tǒng)控制的自動(dòng)化程度很高的緯編針織機(jī)，主要用于針織服裝的編織制造。我國(guó)是紡織大國(guó)，橫機(jī)需求量大，自主研發(fā)全自動(dòng)電腦橫機(jī)有廣泛的市場(chǎng)前景。通過(guò)對(duì)橫機(jī)機(jī)械系統(tǒng)結(jié)構(gòu)和原理的分析，本文提出了一種橫機(jī)控制系統(tǒng)硬件解決方案。該方案主要由主控制器、協(xié)處理器、驅(qū)動(dòng)電路等三部分組成。以ARM作為主控制器，負(fù)責(zé)編織工藝和人機(jī)接口設(shè)計(jì)；以FPGA作為協(xié)處理器，執(zhí)行ARM的命令，控制后續(xù)電路動(dòng)作；驅(qū)動(dòng)電路主要面向橫機(jī)機(jī)械部件，并向前端電路提供硬件接口。基于該硬件系統(tǒng)解決方案，本文繼而提出了一種新型的軟件系統(tǒng)解決方案。該方案基于嵌入式Linux操作系統(tǒng)實(shí)現(xiàn)，主要由羅拉系統(tǒng)控制算法、驅(qū)動(dòng)程序、橫機(jī)編織控制程序和圖形用戶界面等四部分組成。羅拉系統(tǒng)采用模糊控制算法，控制卷布速率；驅(qū)動(dòng)程序?qū)崿F(xiàn)ARM和FPGA的通信；橫機(jī)編織控制程序?qū)⒒ㄐ臀募械臄?shù)據(jù)轉(zhuǎn)換為機(jī)械部件的動(dòng)作，實(shí)現(xiàn)整個(gè)編織過(guò)程；圖形用戶界面提供良好的人機(jī)界面，方便操作。最后詳細(xì)介紹了整個(gè)橫機(jī)控制器系統(tǒng)的調(diào)試流程，涉及硬件調(diào)試、軟件調(diào)試和軟硬件聯(lián)合調(diào)試等。與傳統(tǒng)電腦橫機(jī)相比，基于此設(shè)計(jì)方案的橫機(jī)技術(shù)含量較高，成本低，可移植性強(qiáng)，并可實(shí)現(xiàn)聯(lián)網(wǎng)控制。

標(biāo)簽： Linux ARM 橫機(jī) 控制系統(tǒng)設(shè)計(jì)

上傳時(shí)間： 2013-04-24

上傳用戶：ikemada
LVDS和M-LVDS電路實(shí)施指南

低電壓差分信號(hào)(LVDS)是一種高速點(diǎn)到點(diǎn)應(yīng)用通信標(biāo)準(zhǔn)。多點(diǎn)LVDS (M-LVDS)則是一種面向多點(diǎn)應(yīng)用的類(lèi)似標(biāo)準(zhǔn)。LVDS和M-LVDS均使用差分信號(hào)，通過(guò)這種雙線式通信方法，接收器將根據(jù)兩個(gè)互補(bǔ)電信號(hào)之間的電壓差檢測(cè)數(shù)據(jù)。這樣能夠極大地改善噪聲抗擾度，并將噪聲輻射降至最低。

標(biāo)簽： M-LVDS LVDS 電路

上傳時(shí)間： 2013-11-22

上傳用戶：fhjdliu
集成信號(hào)和電源隔離的鋰離子電池組監(jiān)控器

AD7280A菊花鏈從它監(jiān)控的電池單元獲得電源。ADuM5401集成一個(gè)DC/DC轉(zhuǎn)換器，用于向ADuM1201的高壓端供電，向AD7280A SPI接口提供VDRIVE電源，以及向AD7280A菊花鏈電路提供關(guān)斷信號(hào)。如果BMS低壓端的+5 V電源被拉低，則隔離器和AD7280A菊花鏈關(guān)斷。同樣，如果來(lái)自BMC的PD信號(hào)變?yōu)榈碗娖剑ㄟ^(guò)ADG849開(kāi)關(guān)路由的ADuM5401低壓電源將被拉低，這也會(huì)使隔離器和AD7280A菊花鏈發(fā)生硬件關(guān)斷。

標(biāo)簽： 集成信號(hào) 電源隔離鋰離子電池組監(jiān)控器

上傳時(shí)間： 2013-12-14

上傳用戶：D&L37
便攜智能溫度儀中小體積電源抗干擾設(shè)計(jì)

摘要:針對(duì)便攜式智能溫度儀中輔助電源設(shè)計(jì),考慮其產(chǎn)品體積要求與溫度、濕度等多路測(cè)量精度要求,選擇FLYBACK(反激式DC/DC變換器)為設(shè)計(jì)基礎(chǔ),就其體積要求很小所帶來(lái)的一系列的干擾給出了一些有用的抑制方法.通過(guò)優(yōu)化變壓器設(shè)計(jì),電路結(jié)構(gòu)設(shè)計(jì)PCB板設(shè)計(jì)以及保護(hù)控制電路,提出一種具有嘗試性的變換器設(shè)計(jì)方案.實(shí)驗(yàn)結(jié)果證明,該設(shè)計(jì)方案可以很好的滿足溫度測(cè)量要求.關(guān)鍵詞:反激式直流變換器;開(kāi)關(guān)電源;抗干擾;智能溫度儀

標(biāo)簽： 便攜體積智能溫度抗干擾設(shè)計(jì)

上傳時(shí)間： 2013-11-17

上傳用戶：blacklee
凌陽(yáng)8位通用單片機(jī)原理及基礎(chǔ)

主要內(nèi)容主要內(nèi)容串行接口SPI接口模擬外設(shè)A/D轉(zhuǎn)換其它硬件功能模塊復(fù)位看門(mén)狗定時(shí)器晶振輸入低功耗模式時(shí)基蜂鳴器D/A轉(zhuǎn)換電壓比較器UART接口I2C接口

標(biāo)簽： 凌陽(yáng) 8位用單片機(jī)

上傳時(shí)間： 2013-11-18

上傳用戶：劉江林1420