通過(guò)VERILOG HDL語(yǔ)言使用CPLD連接PS2鍵盤.
標(biāo)簽： VERILOG CPLD HDL PS2
上傳時(shí)間： 2013-08-21
上傳用戶：1583060504
使用CPLD仿真8088核,內(nèi)有源程序和說(shuō)明,可以參考
標(biāo)簽： CPLD 8088 仿真 有源
上傳時(shí)間： 2013-08-22
上傳用戶：eclipse
CPLD數(shù)字電路設(shè)計(jì)——使用MAX+plusⅡ入門篇.rar 不能錯(cuò)過(guò)的書籍
標(biāo)簽： CPLD plus MAX
上傳用戶：zhtzht
5分鐘學(xué)會(huì)使用CPLD,經(jīng)典資料，有想學(xué)習(xí)CPLD的朋友有福了
標(biāo)簽： CPLD 分
上傳用戶：xmsmh
關(guān)于如何使用fpga實(shí)現(xiàn)語(yǔ)音識(shí)別 最新版本
標(biāo)簽： fpga 如何使用 語(yǔ)音識(shí)別
上傳時(shí)間： 2013-08-24
上傳用戶：米卡
使用8051單片機(jī)實(shí)現(xiàn)FPGA的加載(電路圖及代碼).
標(biāo)簽： 8051 FPGA 單片機(jī) 代碼
上傳時(shí)間： 2013-08-26
上傳用戶：zycidjl
介紹了Proteus的基本是使用,有利于掌握它與Keil 的聯(lián)調(diào)!
標(biāo)簽： Proteus
上傳時(shí)間： 2013-08-27
上傳用戶：李彥東
fpga-jpeg-verilog在fpga平臺(tái)使用verilog語(yǔ)言進(jìn)行jpeg算法實(shí)現(xiàn)
標(biāo)簽： fpga-jpeg-verilog verilog fpga jpeg
上傳時(shí)間： 2013-08-28
上傳用戶：zoudejile
通過(guò)ISE7.0介紹xilinxFPGA設(shè)計(jì)工具的使用.
標(biāo)簽： xilinxFPGA ISE 7.0 設(shè)計(jì)工具
上傳用戶：nanshan
文檔中給出了使用VHDL編寫的頻率的精確測(cè)量方法的代碼,同時(shí)還有cPLD與e2rom等的接口代碼
標(biāo)簽： VHDL 編寫 精確測(cè)量 代碼
上傳時(shí)間： 2013-08-30
上傳用戶：1318695663
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
