亚洲国产成人精品久久久国产成人一区 ,国产精品视频资源,美女视频在线免费

保持

熱電偶冷端溫度補償器的研制

在溫差電偶實驗中,要保持冷端溫度恒定,通常是將其冷端置于冰水混和物中。這種方法需要制冰,實驗準備復雜,且效果也不很理想。對實驗進行改進,制作一臺冷端溫度補償器,用其取代冰水混和物。實踐證明,補償器工作

標簽： 熱電偶溫度補償器

上傳時間： 2013-05-27

上傳用戶：hongmo
基于FPGA的FFT信號處理器的設計與實現(xiàn)

現(xiàn)場可編程門陣列(FPGA)是作為專用集成電路(ASIC)領域中的一種半定制電路而出現(xiàn)的,它結合了微電子技術、電路技術和EDA(Electronics Design Automation)技術。隨著它的廣泛應用和快速發(fā)展,使設計電路的規(guī)模和集成度不斷提高,同時也帶來了電子系統(tǒng)設計方法和設計思想的不斷推陳出新。隨著數(shù)字電子技術的發(fā)展,數(shù)字信號處理的理論和技術廣泛的應用于通訊、語音處理、計算機和多媒體等領域。離散傅立葉變換(DFT)作為數(shù)字信號處理中的基本運算,發(fā)揮著重要作用。而快速傅里葉變換(FFT)算法的提出,使離散傅里葉變換的運算量減小了幾個數(shù)量級,使得數(shù)字信號處理的實現(xiàn)變得更加容易。FFT已經(jīng)成為現(xiàn)代數(shù)字信號處理的核心技術之一,因此對FFT算法及其實現(xiàn)方法的研究具有很強的理論和現(xiàn)實意義。本文主要研究如何利用FPGA實現(xiàn)FFT算法,研制具有自主知識產(chǎn)權的FFT信號處理器。該設計采用高效基-16算法實現(xiàn)了一種4096點FFT復數(shù)浮點運算處理器,其蝶形處理單元的基-16運算核采用兩級改進的基-4算法級聯(lián)實現(xiàn),僅用8個實數(shù)乘法器就可實現(xiàn)基-16蝶形單元所需的8次復數(shù)乘法運算,在保持處理速度的優(yōu)勢下,比傳統(tǒng)的基-16算法節(jié)省了75％的乘法器邏輯資源。在重點研究處理器蝶形單元設計的基礎上,本文完成了整個FFT處理器電路的FPGA設計。首先基于對處理器功能和特點的分析,研究了FFT算法的選取和優(yōu)化,并完成了處理器體系結構的設計；在此基礎上,以提高處理器處理速度和減小硬件資源消耗為重點研究了具體的實現(xiàn)方案,完成了1.2萬行RTL代碼編程,并在XILINX公司提供的ISE 9.1i集成開發(fā)環(huán)境中實現(xiàn)了處理器各個模塊的RTL設計：隨后,以XILINX Spartan-3系列FPGA芯片xc3S1000為硬件平臺,完成了整個FFT處理器的電路設計實現(xiàn)。經(jīng)過仿真驗證,本文所設計的FFT處理器芯片運行速度達到了100MHz,占用的FPGA門數(shù)為552806,電路的信噪比可以達到50dB以上,達到了高速高性能的設計要求。

標簽： FPGA FFT 信號處理器

上傳時間： 2013-04-24

上傳用戶：科學怪人
lf398/lf198/lf298中文資料,數(shù)據(jù)手冊

LF398是一種反饋型采樣保持放大器，也是目前較為流行的通用型采樣保持放大器。與LF398結構相同的還有LF198/LF298等，都是由場效應管構成，具有采樣速度高，保持電壓下降慢和精度高等特點。

標簽： lf 398 198 298

上傳時間： 2013-04-24

上傳用戶：我好難過
IMDCT算法研究及其FPGA實現(xiàn)

近年來，隨著多媒體技術的迅猛發(fā)展，電子、計算機、通訊和娛樂之間的相互融合、滲透越來越多，而數(shù)字音頻技術則是應用最為廣泛的技術之一。MP3(MPEG-1 Audio LayerⅢ)編解碼算法作為數(shù)字音頻的解決方案，在便攜式多媒體產(chǎn)品中得到了廣泛流行。在已有的便攜式MP3系統(tǒng)實現(xiàn)方案中，低速處理器與專用硬件結合的SOC設計方案結合了硬件實現(xiàn)方式和軟件實現(xiàn)方式的優(yōu)點，具有成本低、升級容易、功能豐富等特點。IMDCT(反向改進離散余弦變換)是編解碼算法中一個運算量大調(diào)用頻率高的運算步驟，因此適于硬件實現(xiàn)，以降低處理器的開銷和功耗，來提高整個系統(tǒng)的性能。本文首先闡述了MP3音頻編解碼標準和流程，以及IMDCT常用的各種實現(xiàn)算法。在此基礎上選擇了適于硬件實現(xiàn)的遞歸循環(huán)實現(xiàn)方法，并在已有算法的基礎上進行了改進，減小了所需硬件資源需求并保持了運算速度。接著提出了模塊總體設計方案，結合算法進行了實現(xiàn)結構的優(yōu)化，并在EDA環(huán)境下具體實現(xiàn)，用硬件描述語言設計、綜合、仿真，且下載到Xilinx公司的VirtexⅡ系列xc2v1000FPGA器件中，在減小硬件資源的同時快速地實現(xiàn)了IMDCT，經(jīng)驗證功能正確。

標簽： IMDCT FPGA 算法研究

上傳時間： 2013-06-11

上傳用戶：亮劍2210
基于FPGA的GPS中頻數(shù)字接收機

本文進行了基于FPGA的GPS直序偽碼擴頻接收機的設計和數(shù)字化硬件實現(xiàn)。論文首先對GPS衛(wèi)星導航定位系統(tǒng)進行了分析，并對與數(shù)字化接收機直接相關聯(lián)的GPS信號中頻部分結合實際系統(tǒng)要求進行了設計和分析，由此確定了數(shù)字化偽碼捕獲跟蹤接收機研制的具體要求，之后完成了接收機中頻數(shù)字化方案設計。同時對偽碼捕獲跟蹤后端的載波捕獲跟蹤的實現(xiàn)方案進行了描述和分析。最后利用EDA工具在FPGA芯片上實現(xiàn)了GPS數(shù)字化接收機的偽碼捕獲跟蹤。受工作環(huán)境的制約，GPS衛(wèi)星接收機系統(tǒng)首先表現(xiàn)為功率受限系統(tǒng)，接收機必須滿足在低信噪比條件下工作。同時接收機與衛(wèi)星間高動態(tài)產(chǎn)生的多普勒頻率，給接收機實現(xiàn)快速捕獲帶來了難度。通過仿真分析，綜合了實現(xiàn)難度和性能兩方面因素，針對小信噪比工作條件提出了改進型的序貫偽碼捕獲實施方案。同時按照捕獲概率和時間的要求，對接收機偏壓、上、下門限、NCO增益等進行了設計和仿真分析，確定了捕獲的數(shù)字化實現(xiàn)方案，偽碼跟蹤采用超前滯后環(huán)方案。捕獲完成后可使本地偽碼與接收偽碼的相對誤差保持在±1/4碼元范圍內(nèi)，而跟蹤環(huán)路的跟蹤范圍為±4/3碼元，保證了捕獲到跟蹤的可靠銜接，同時采用可變環(huán)路帶寬措施解決了跟蹤速度和精度的矛盾。在數(shù)字化實現(xiàn)設計中，給出了詳細的數(shù)字化實現(xiàn)方案和分析，這樣在保證工作精度的同時盡量減少硬件資源的開銷，利用EDA工具，采用Veilog設計語言在Xilinx的VirtexII系列的XC2V500fg256的FPGA上完成數(shù)字化接收機偽碼捕獲跟蹤的實現(xiàn)，并在其開發(fā)平臺上對數(shù)字化接收機進行了仿真驗證，在給定的工作條件下達到了設計性能和指標要求。

標簽： FPGA GPS 中頻數(shù)字接收機

上傳時間： 2013-04-24

上傳用戶：15510133306
數(shù)字電路與系統(tǒng)

本書是數(shù)字電子技術基礎面向21世紀的換代教材，該書保持了程基礎理論的系統(tǒng)性，包括數(shù)制、代碼、邏輯代數(shù)、邏輯門、觸發(fā)器、組合邏輯電路、時序邏輯電路、脈沖電路等內(nèi)容。該在內(nèi)容上與現(xiàn)代電子科學技術的發(fā)展相適應、結構和取材按學科發(fā)展的需要增加了數(shù)字系統(tǒng)設計基礎; 可編程邏輯器件; 計算機輔助分析與設計三章，其中不泛90年代推出的新技術。本書介紹的集成邏輯電路全部以工程實際電路為范例，介紹實際應用，重視學生基礎知識和基本技能培養(yǎng)。

標簽： 數(shù)字電路

上傳時間： 2013-06-28

上傳用戶：啊颯颯大師的
OFDM系統(tǒng)的定時和頻率同步的實現(xiàn)

正交頻分復用技術(OFDM)是未來寬帶無線通信中的關鍵技術。隨著用戶對實時多媒體業(yè)務，高速移動業(yè)務需求的迅速增加，OFDM由于其頻譜效率高，抗多徑效應能力強，抗干擾性能好等特點，該技術正得到了廣泛的應用。 OFDM系統(tǒng)的子載波之間必須保持嚴格的正交性，因此對符號定時和載波頻偏非常敏感。本課題的主要任務是分析各種算法的性能的優(yōu)劣，選取合適的算法進行FPGA的實現(xiàn)。本文首先簡要介紹了無線信道的傳輸特性和OFDM系統(tǒng)的基本原理，進而對符號同步和載波同步對接收信號的影響做了分析。然后對比了非數(shù)據(jù)輔助式同步算法和數(shù)據(jù)輔助式同步算法的不同特點，決定采用數(shù)據(jù)輔助式同步算法來解決基于IEEE 802.16-2004協(xié)議的突發(fā)傳輸系統(tǒng)的同步問題。最后部分進行了算法的實現(xiàn)和仿真，所有實現(xiàn)的仿真均在QuartusⅡ下按照IEEE 802.16-2004協(xié)議的符號和前導字的結構進行。本文的主要工作：(1)采用自相關和互相關聯(lián)合檢測算法同時完成幀到達檢測和符號同步估計，只用接收數(shù)據(jù)的符號位做相關運算，有效地解決了判決門限需要變化的問題，同時也減少了資源的消耗；(2)在時域分數(shù)倍頻偏估計時，利用基于流水線結構的Cordic模塊計算長前導字共軛相乘后的相角，求出分數(shù)倍頻偏的估計值；(3)采用滑動窗口相關求和的方法估計整數(shù)倍頻偏值，在此只用頻域數(shù)據(jù)的符號位做相關運算，有效地解決了傳統(tǒng)算法估計速度慢的缺點，同時也減少了資源的消耗。

標簽： OFDM 定時同步的

上傳時間： 2013-05-23

上傳用戶：宋桃子
QuartusII_5_0.rar

Quartus II 軟件5.0在高密度FPGA設計上具有性能和效率領先優(yōu)勢。此版本首次展示了業(yè)內(nèi)編譯增強技術以及多種新的高密度設計高效特性。 Quartus II軟件5.0的新特性和增強功能包括：編譯和時序逼近的增強特性編譯增強特性縮短近70％編譯時間編譯增強特性使設計人員能夠根據(jù)綜合和適配的需要，將設計劃分為物理和邏輯分區(qū)，在特定設計分區(qū)上實施物理綜合等高級優(yōu)化技術，保持其他模塊性能不變，從而提高時序逼近效率。SignalTap? II 嵌入式邏輯分析儀也可以采用該技術加速實現(xiàn)驗證迭代。時

標簽： QuartusII

上傳時間： 2013-06-06

上傳用戶：dapangxie
DDR2SDRAM存儲器接口設計

內(nèi)部存儲器負責計算機系統(tǒng)內(nèi)部數(shù)據(jù)的中轉、存儲與讀取，作為計算機系統(tǒng)中必不可少的三大件之一，它對計算機系統(tǒng)性能至關重要。內(nèi)存可以說是CPU處理數(shù)據(jù)的“大倉庫”，所有經(jīng)過CPU處理的指令和數(shù)據(jù)都要經(jīng)過內(nèi)存?zhèn)鬟f到電腦其他配件上，因此內(nèi)存性能的好壞，直接影響到系統(tǒng)的穩(wěn)定性和運行性能。在當今的電子系統(tǒng)設計中，內(nèi)存被使用得越來越多，并且對內(nèi)存的要求越來越高。既要求內(nèi)存讀寫速度盡可能的快、容量盡可能的大，同時由于競爭的加劇以及利潤率的下降，人們希望在保持、甚至提高系統(tǒng)性能的同時也能降低內(nèi)存產(chǎn)品的成本。面對這種趨勢，設計和實現(xiàn)大容量高速讀寫的內(nèi)存顯得尤為重要。因此，近年來內(nèi)存產(chǎn)品正經(jīng)歷著從小容量到大容量、從低速到高速的不斷變化，從技術上也就有了從DRAM到SDRAM，再到DDR SDRAM及DDR2 SDRAM等的不斷演進。和普通SDRAM的接口設計相比，DDR2 SDRAM存儲器在獲得大容量和高速率的同時，對存儲器的接口設計也提出了更高的要求，其接口設計復雜度也大幅增加。一方面，由于I/O塊中的資源是有限的，數(shù)據(jù)多路分解和時鐘轉換邏輯必須在FPGA核心邏輯中實現(xiàn)，設計者可能不得不對接口邏輯進行手工布線以確保臨界時序。而另一方面，不得不處理好與DDR2接口有關的時序問題（包括溫度和電壓補償）。要正確的實現(xiàn)DDR2接口需要非常細致的工作，并在提供設計靈活性的同時確保系統(tǒng)性能和可靠性。本文對通過Xilinx的Spartan3 FPGA實現(xiàn)DDR2內(nèi)存接口的設計與實現(xiàn)進行了詳細闡述。通過Xilinx FPGA提供了I/O模塊和邏輯資源，從而使接口設計變得更簡單、更可靠。本設計中對I/O模塊及其他邏輯在RTL代碼中進行了配置、嚴整、執(zhí)行，并正確連接到FPGA上，經(jīng)過仔細仿真，然后在硬件中驗證，以確保存儲器接口系統(tǒng)的可靠性。

標簽： DDR2SDRAM 存儲器接口設計

上傳時間： 2013-06-08

上傳用戶：fairy0212
多功能車輛總線一類設備的FPGA實現(xiàn)

多功能車輛總線一類設備是一個在列車通信網(wǎng)(TCN，TrainCommunication Network)中普遍使用的網(wǎng)絡接口單元。目前我國的新式列車大多采用列車通信網(wǎng)傳輸列車中大量的控制和服務信息。但使用的列車通信網(wǎng)產(chǎn)品主要為國外進口，因此迫切需要研制具有自主知識產(chǎn)權的列車通信網(wǎng)產(chǎn)品。論文以一類設備控制器的設計為核心，采取自頂向下的模塊設計方法。將設備控制器分為同步層和數(shù)據(jù)處理層來分別實現(xiàn)對幀的發(fā)送與接收處理和對幀數(shù)據(jù)的提取與存儲處理。同步層包含幀的識別模塊、曼徹斯特譯碼模塊、曼徹斯特編碼與幀封裝三個模塊。幀識別模塊檢測幀的起始位并對幀類型進行判斷。譯碼模塊根據(jù)采集的樣本值來判斷曼徹斯特編碼的值，采樣的難點在于非理想信號帶來的采樣誤差，論文使用結合位同步的多點采樣法來提高采樣質(zhì)量。幀分界符中的非數(shù)據(jù)符不需要進行曼徹斯特編碼，編碼時在非數(shù)據(jù)符位關閉編碼電路使非數(shù)據(jù)符保持原來的編碼輸出。數(shù)據(jù)處理層以主控單元(MCU，Main Control Unit)和通信存儲器為設計核心。MCU是控制器的核心，對接收的主幀進行分析，判斷是從通信存儲器相應端口取出應答從幀并發(fā)送，還是準備接收從幀并存入通信存儲器。通信存儲器存儲設備的通信數(shù)據(jù)，合適的地址分配能簡化MCU的控制程序，論文固定了通信存儲器端口大小使MCU可以根據(jù)一個固定的公式進行端口的遍歷從而簡化了MCU程序的復雜度。數(shù)據(jù)在傳輸中由于受到干擾和沖突等問題而出現(xiàn)錯誤，論文采用循環(huán)冗余檢驗碼結合偶檢驗擴展來對傳輸數(shù)據(jù)進行差錯控制。最后，使用FPGA和硬件描述語言Verilog HDL開發(fā)出了MVB一類設備。目前該一類設備已運用在SS4G電力機車的制動控制單元(BCU．Brake Control Unit)中并在鐵道科學研究院通過了TCN通信測試。一類設備的成功研制為列車通信網(wǎng)中總線管理器等高類設備的開發(fā)奠定了堅實的基礎。

標簽： FPGA 多功能總線設備

上傳時間： 2013-07-27

上傳用戶：qazxsw