混沌分析中互信息求延遲時間t的matlab程序，可以使用
上傳時間： 2013-12-07
上傳用戶：GavinNeko
基于 Ma t l a b語言的遺傳算法工具箱支持二進制和浮點數編碼方式， 并且提供了多種選擇、 交叉、 變異的方法。 通過具體實例對 Ma t l a b的遺傳 算法工具箱的用法進行 了說 明介紹.
上傳時間： 2017-09-05
上傳用戶：671145514
m a t l a b 編 程 實 例！
標簽：
上傳時間： 2013-12-21
上傳用戶：skfreeman
國標類相關專輯 313冊 701MGB-T 2471-1995 電阻器和電容器優先數系.pdf
標簽：
上傳時間： 2014-05-05
上傳用戶：時代將軍
國標類相關專輯 313冊 701MGB-T 11386-1989 信息處理 130mm 未記錄的硬扇段單面或雙面軟磁盤 尺寸、物理性能和磁性能.pdf
標簽：
上傳時間： 2014-05-05
上傳用戶：時代將軍
國標類相關專輯 313冊 701MGB-T 1526-1989 信息處理 數據流程圖、程序流程圖、系統流程圖、程序網絡圖和系統資源圖的文件編制符號及約定.pdf
標簽：
上傳時間： 2014-05-05
上傳用戶：時代將軍
國標類相關專輯 313冊 701MGB-T 13703-1992 信息處理 信息交換用軟磁盤盤卷和文卷結構.pdf
標簽：
上傳時間： 2014-05-05
上傳用戶：時代將軍
神經網絡在智能機器人導航系統中的應用研究1神經網絡在環境感知中的應 用 對環境 的感 知 ，環境模型 妁表示 是非常重要 的。未 知 環境中的障礙物的幾何形狀是不確定的，常用的表示方浩是 槽格法。如果用冊格法表示范圍較大的工作環境，在滿足 精度要求 的情況下，必定要占用大量的內存，并且采用柵 格法進行路徑規劃，其計算量是相當大的。Kohon~n自組織 神經瞬絡為機器人對未知環境的蒜知提供了一條途徑。 Kohone~沖經網絡是一十自組織神經網絡，其學習的結 果能體現出輸入樣本的分布情況，從而對輸入樣本實現數 據壓縮 。基于 網絡 的這些特 性，可采 用K0h0n曲 神經元 的 權向量來表示 自由空間，其方法是在 自由空間中隨機地選 取坐標點xltl【可由傳感器獲得】作為網絡輸入，神經嘲絡通 過對大量的輸八樣本的學習，其神經元就會體現出一定的 分布形 式 學習過程如下：開 始時網絡的權值隨機地賦值 ， 其后接下式進行學 習： ， 、 Jm(，)+叫f)f，)一珥ff)) ∈N，(f) (，) VfeN．(f1 其 中M(f1：神經元 1在t時刻對 應的權值 ；a(∽ 謂整系 數 ； (『l網絡的輸八矢量；Ⅳ()：學習的 I域。每個神經元能最 大限度 地表示一 定 的自由空間 。神經 元權 向量的最 小生成 樹可以表示出自由空問的基本框架。網絡學習的鄰域 (，) 可 以動 態地 定義 成矩形 、多邊 形 。神經 元數量 的選取取 決 于環境 的復雜度 ，如果神 經元 的數量 太少 ．它們就 不能 覆 蓋整十空間，結果會導致節點穿過障礙物區域 如果節點 妁數量太大 ．節點就會表示更多的區域，也就得不到距障 礙物的最大距離。在這種情況下，節點是對整個 自由空間 的學 習，而不是 學習最 小框架空 間 。節 點的數 量可 以動態 地定義，在每個學習階段的結柬．機器人會檢查所有的路 徑．如檢鍘刊路徑上有障礙物 ，就意味著沒有足夠的節點 來 覆蓋整 十 自由窯 間，需要增加 網絡節點來 重新學 習 所 138一 以為了收斂于最小框架表示 ，應該采用較少的網絡 節點升 始學習，逐步增加其數量。這種方法比較適臺對擁擠的'E{= 境的學習，自由空間教小，就可用線段表示；若自由空問 較大，就需要由二維結構表示 。 采用Kohonen~沖經阿絡表示環境是一個新的方法。由 于網絡的并行結構，可在較短的時間內進行大量的計算。并 且不需要了解障礙物的過細信息．如形狀、位置等 通過 學習可用樹結構表示自由空問的基本框架，起、終點問路 徑 可利用樹的遍 歷技術報容易地被找到 在機器人對環境的感知的過程中，可采用人】：神經嘲 絡技術對 多傳 感器的信息進 行融臺 。由于單個傳感器僅能 提 供部分不 完全 的環境信息 ，因此只有秉 甩 多種傳感器 才 能提高機器凡的感知能力。 2 神經 網絡在局部路徑規射中的應 用 局部路徑 規刪足稱動吝避碰 規劃 ，足以全局規荊為指 導 利用在線得到的局部環境信息，在盡可能短的時問內
上傳時間： 2022-02-12
上傳用戶：qingfengchizhu
家 庭 總 線 是 智 能 家 居 實 現 的 重 要 基 礎 ． 是 住 宅 內 部 的 神 經 系 統 ． 其 主 要 作 用 是 連 接 家 中的各 種 電子 、 電氣 設 備 ． 負責 將 家 庭 內 的 各 種 通 信 設 備 ( 包 括 安 保 、 電話 、 家 電 、 視 聽 設 備 等 )連 接 在 一 起 ． 形 成 一 個 完 整 的家 庭 網 絡 。 日 本 是 較 早 推 動 智 能 家 居 發 展 的 國 家 之 一 ， 它 較 早 地 提 出 了 家庭 總線 系統 (H O m e B u S S Y S t e m ， 簡稱H B S ) 的概念 ． 成 立 了 家庭 總線 (H B S )研 究會 ． 并 在 郵政省和 通 產 省 的指 導 下 組 成 了H B S 標 準委 員 會 ， 制定 了 日 本 的H B s 標 準 。 按 照 該 標 準 ， H B S 系統 由一 條 同 軸 電 纜 和 4 對 雙 絞 線 構 成 ， 前 者 用 于 傳 輸 圖 像 信 息 ． 后者 用 于 傳輸語 音 、 數據及 控制信 號 。 各 類家用 設 備 與 電氣 設 備 均 按 一 定 方式 與H B S 相 連 ， 這 些 電氣設 備 既 可 以在 室 內進 行 控制 ． 也 可 在異地 通 過 電話進行 遙 控 。 為適 應 大型 居住社 區 的需 要 ， 1 9 8 8 年年初 ， 日 本住 宅信息 化推進協會 又 推 出 了 超級 家庭總 線 (S u p e r H0 m e B u s S y s t e m ， 簡 稱S - H B S ) ， 它適 用 于 更 大 的范 圍 ． 因 為一 個S - H B s 系統可 掛接 數千個家庭 內部 網 。 家庭 智能化要 求諸 多家 電和 網絡能夠彼此 相容 ． 總線協 議是 其精髓 所 在 ， 只 有接 E l 暢通 ， 家 電才能 “ 聽懂 ” 人 發 出的指令 ， 因此 總線標準 的物理 層 接 口 形 式 是 智能 家居 亟 待解決 的重 要 問題 之 一 。 目前 比 較成型 的總線標 準 協 議 主 要 是 美 國公 司 提 出 的 ， 包 括E c h e l o n 公 司 I)~L o n W o r k s 協議 、 電子 工 業 協 會 (E I A ) 的C E 總線協 議 (C EB u S ) 、 S m a r t Ho u s e L P 的智 能屋 協 議 和×一 1 0 公 司 的X 一 1 0 協 議等。 這 些 協 議 各 有 優 劣 。
標簽： 智能家居
上傳時間： 2022-03-11
上傳用戶：
摘要: 介紹了時鐘分相技術并討論了時鐘分相技術在高速數字電路設計中的作用。 關鍵詞: 時鐘分相技術; 應用 中圖分類號: TN 79 文獻標識碼:A 文章編號: 025820934 (2000) 0620437203 時鐘是高速數字電路設計的關鍵技術之一, 系統時鐘的性能好壞, 直接影響了整個電路的 性能。尤其現代電子系統對性能的越來越高的要求, 迫使我們集中更多的注意力在更高頻率、 更高精度的時鐘設計上面。但隨著系統時鐘頻率的升高。我們的系統設計將面臨一系列的問 題。 1) 時鐘的快速電平切換將給電路帶來的串擾(Crosstalk) 和其他的噪聲。 2) 高速的時鐘對電路板的設計提出了更高的要求: 我們應引入傳輸線(T ransm ission L ine) 模型, 并在信號的匹配上有更多的考慮。 3) 在系統時鐘高于100MHz 的情況下, 應使用高速芯片來達到所需的速度, 如ECL 芯 片, 但這種芯片一般功耗很大, 再加上匹配電阻增加的功耗, 使整個系統所需要的電流增大, 發 熱量增多, 對系統的穩定性和集成度有不利的影響。 4) 高頻時鐘相應的電磁輻射(EM I) 比較嚴重。 所以在高速數字系統設計中對高頻時鐘信號的處理應格外慎重, 盡量減少電路中高頻信 號的成分, 這里介紹一種很好的解決方法, 即利用時鐘分相技術, 以低頻的時鐘實現高頻的處 理。 1 時鐘分相技術 我們知道, 時鐘信號的一個周期按相位來分, 可以分為360°。所謂時鐘分相技術, 就是把 時鐘周期的多個相位都加以利用, 以達到更高的時間分辨。在通常的設計中, 我們只用到時鐘 的上升沿(0 相位) , 如果把時鐘的下降沿(180°相位) 也加以利用, 系統的時間分辨能力就可以 提高一倍(如圖1a 所示)。同理, 將時鐘分為4 個相位(0°、90°、180°和270°) , 系統的時間分辨就 可以提高為原來的4 倍(如圖1b 所示)。 以前也有人嘗試過用專門的延遲線或邏輯門延時來達到時鐘分相的目的。用這種方法產生的相位差不夠準確, 而且引起的時間偏移(Skew ) 和抖動 (J itters) 比較大, 無法實現高精度的時間分辨。 近年來半導體技術的發展, 使高質量的分相功能在一 片芯片內實現成為可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能優異的時鐘 芯片。這些芯片的出現, 大大促進了時鐘分相技術在實際電 路中的應用。我們在這方面作了一些嘗試性的工作: 要獲得 良好的時間性能, 必須確保分相時鐘的Skew 和J itters 都 比較小。因此在我們的設計中, 通常用一個低頻、高精度的 晶體作為時鐘源, 將這個低頻時鐘通過一個鎖相環(PLL ) , 獲得一個較高頻率的、比較純凈的時鐘, 對這個時鐘進行分相, 就可獲得高穩定、低抖動的分 相時鐘。 這部分電路在實際運用中獲得了很好的效果。下面以應用的實例加以說明。2 應用實例 2. 1 應用在接入網中 在通訊系統中, 由于要減少傳輸 上的硬件開銷, 一般以串行模式傳輸 圖3 時鐘分為4 個相位 數據, 與其同步的時鐘信號并不傳輸。 但本地接收到數據時, 為了準確地獲取 數據, 必須得到數據時鐘, 即要獲取與數 據同步的時鐘信號。在接入網中, 數據傳 輸的結構如圖2 所示。 數據以68MBös 的速率傳輸, 即每 個bit 占有14. 7ns 的寬度, 在每個數據 幀的開頭有一個用于同步檢測的頭部信息。我們要找到與它同步性好的時鐘信號, 一般時間 分辨應該達到1ö4 的時鐘周期。即14. 7ö 4≈ 3. 7ns, 這就是說, 系統時鐘頻率應在300MHz 以 上, 在這種頻率下, 我們必須使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型門延遲為340p s) , 如前所述, 這樣對整個系統設計帶來很多的困擾。 我們在這里使用鎖相環和時鐘分相技術, 將一個16MHz 晶振作為時鐘源, 經過鎖相環 89429 升頻得到68MHz 的時鐘, 再經過分相芯片AMCCS4405 分成4 個相位, 如圖3 所示。 我們只要從4 個相位的68MHz 時鐘中選擇出與數據同步性最好的一個。選擇的依據是: 在每個數據幀的頭部(HEAD) 都有一個8bit 的KWD (KeyWord) (如圖1 所示) , 我們分別用 這4 個相位的時鐘去鎖存數據, 如果經某個時鐘鎖存后的數據在這個指定位置最先檢測出這 個KWD, 就認為下一相位的時鐘與數據的同步性最好(相關)。 根據這個判別原理, 我們設計了圖4 所示的時鐘分相選擇電路。 在板上通過鎖相環89429 和分相芯片S4405 獲得我們所要的68MHz 4 相時鐘: 用這4 個 時鐘分別將輸入數據進行移位, 將移位的數據與KWD 作比較, 若至少有7bit 符合, 則認為檢 出了KWD。將4 路相關器的結果經過優先判選控制邏輯, 即可輸出同步性最好的時鐘。這里, 我們運用AMCC 公司生產的 S4405 芯片, 對68MHz 的時鐘進行了4 分 相, 成功地實現了同步時鐘的獲取, 這部分 電路目前已實際地應用在某通訊系統的接 入網中。 2. 2 高速數據采集系統中的應用 高速、高精度的模擬- 數字變換 (ADC) 一直是高速數據采集系統的關鍵部 分。高速的ADC 價格昂貴, 而且系統設計 難度很高。以前就有人考慮使用多個低速 圖5 分相技術應用于采集系統 ADC 和時鐘分相, 用以替代高速的ADC, 但由 于時鐘分相電路產生的相位不準確, 時鐘的 J itters 和Skew 比較大(如前述) , 容易產生較 大的孔徑晃動(Aperture J itters) , 無法達到很 好的時間分辨。 現在使用時鐘分相芯片, 我們可以把分相 技術應用在高速數據采集系統中: 以4 分相后 圖6 分相技術提高系統的數據采集率 的80MHz 采樣時鐘分別作為ADC 的 轉換時鐘, 對模擬信號進行采樣, 如圖5 所示。 在每一采集通道中, 輸入信號經過 緩沖、調理, 送入ADC 進行模數轉換, 采集到的數據寫入存儲器(M EM )。各個 采集通道采集的是同一信號, 不過采樣 點依次相差90°相位。通過存儲器中的數 據重組, 可以使系統時鐘為80MHz 的采 集系統達到320MHz 數據采集率(如圖6 所示)。 3 總結 靈活地運用時鐘分相技術, 可以有效地用低頻時鐘實現相當于高頻時鐘的時間性能, 并 避免了高速數字電路設計中一些問題, 降低了系統設計的難度。
上傳時間： 2013-12-17
上傳用戶：xg262122
