使用單片機和DAC 芯片，采用多周期綜合技術，可以組成電路十分簡單，但頻率、幅度和波形都具有較高精度的信號源，輸出波形參數(shù)可以在編程時設定，能滿足一些特定場合的需要。關鍵字：單片機，數(shù)字頻率合
上傳時間： 2013-06-29
上傳用戶：xyipie
海信TF2177H彩電電路圖海信TF2177H彩色電視機電路圖，海信TF2177H彩電圖紙，海信TF2177H原理圖
上傳時間： 2013-07-06
上傳用戶：xmsmh
文章介紹了一個基于WEB的GSM短信服務系統(tǒng)的設計；闡述了系統(tǒng)應用的關鍵技術；討論了系統(tǒng)實現(xiàn)的幾種方式，通過對比這幾種方式的優(yōu)劣，提出一種適合中小型應用的系統(tǒng)實現(xiàn)方案。根據(jù)上述技術開發(fā)的GSM
標簽： Web GSM 短信 服務系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：manking0408
(臺達)開關電源基本原理與設計介紹，比較實用
標簽： 開關電源
上傳時間： 2013-06-15
上傳用戶：ybysp008
采用單片機SPCE061A 為控制核心, 實現(xiàn)0 到2A 數(shù)控可調直流恒流源. 電流測量采用康錳銅電阻絲作為精 密取樣電阻, 利用A/ D 輸入口進行電流檢測和監(jiān)控. 輸出電流控制采用單片機的D/ A 口輸出模擬量; 恒流部分的 控制端采用閉環(huán)反饋控制形式, 受控部分采用達林頓管進行擴流、采用LCD 點陣圖液晶顯示屏實時顯示. 該電流源 可用于污水泵站的儀表中采用單片機SPCE061A 為控制核心, 實現(xiàn)0 到2A 數(shù)控可調直流恒流源. 電流測量采用康錳銅電阻絲作為精 密取樣電阻, 利用A/ D 輸入口進行電流檢測和監(jiān)控. 輸出電流控制采用單片機的D/ A 口輸出模擬量; 恒流部分的 控制端采用閉環(huán)反饋控制形式, 受控部分采用達林頓管進行擴流、采用LCD 點陣圖液晶顯示屏實時顯示. 該電流源 可用于污水泵站的儀表中
上傳時間： 2013-07-22
上傳用戶：ccclll
可以用H.264編碼解碼器源碼(c語言)
上傳時間： 2013-07-08
上傳用戶：wmwai1314
隨著人們對于數(shù)字視頻和數(shù)字圖像的需求越來越大，數(shù)字電視廣播和手機電視迅速發(fā)展起來，但是人們對于數(shù)字圖像質量的要求也越來越高。對于觀眾來講，畫面的質量幾乎是最為重要的，然而由于信道傳輸特性不理想和加性噪聲的影響，不可避免地會產(chǎn)生誤碼，導致圖像質量的下降，甚至無法正常收看。因此，為了保障圖像質量就需要采用糾錯編碼(又稱信道編碼)的方式來實現(xiàn)通信。在數(shù)字視頻廣播系統(tǒng)(DVB)中，無論是衛(wèi)星傳輸，電纜傳輸還是地面?zhèn)鬏敹疾捎昧诵诺谰幋a。 本文首先深入研究DVB標準中的信道編碼部分的關鍵技術；然后依照DVB-T標準技術要求，設計并硬件實現(xiàn)了數(shù)字視頻傳輸?shù)男诺谰幗獯a系統(tǒng)。在該系統(tǒng)中，編解碼器與信源端的接口利用了MPEG-2的視頻傳輸接口同步并行接口(SPI)，這種接口的應用讓系統(tǒng)具有很強的通用性；與信道端接口采用了G.703接口，具有G.703接口功能和特性的數(shù)據(jù)通信設備可以直接與數(shù)字通信設備連接，這使得應用時對于信道的選擇具有較大的靈活性。 在深入理解RS編解碼算法，卷積交織/解交織原理，卷積編碼/VITERBI譯碼算法原理的基礎上，本文給出了解碼部分的設計方案，并利用Xilinx公司的SpartanⅢ系列XC3S2000芯片完成方案的硬件實現(xiàn)。在RS解碼過程中引入了流水線機制，從而很大程度上提高了解碼效率。解交織器部分采用了RAM分區(qū)循環(huán)法，利用對RAM讀寫地址的控制實現(xiàn)解卷積交織，這種方法控制電路簡單，實現(xiàn)速度比較快，代價小。VITERBI譯碼器采用截尾譯碼，在幾乎不影響譯碼準確度的基礎上大大提高了解碼效率。
上傳時間： 2013-07-16
上傳用戶：372825274
qq源碼示例，有空自己看吧，包含一個服務器端和客戶端-qq source examples
標簽： 源碼
上傳時間： 2013-04-24
上傳用戶：gtf1207
隨著空間科學任務的增加,需要處理的空間科學數(shù)據(jù)量激增,要求建立一個高速的空間數(shù)據(jù)連接網(wǎng)絡.高速復接器作為空間飛行器星上網(wǎng)絡的關鍵設備,其性能對整個空間數(shù)據(jù)網(wǎng)絡的性能起著重要影響.該文闡述了利用先入先出存儲器FIFO進行異步速率調整,應用VHDL語言和可編程門陣列FPGA技術,對多個信號源數(shù)據(jù)進行數(shù)據(jù)打包、信道選通調度和多路復接的方法.設計中,用VHDL語言對高速復接器進行行為級建模,為了驗證這個模型,首先使用軟件進行仿真,通過編寫testbench程序模擬FIFO的動作特點,對程序輸入信號進行仿真,在軟件邏輯仿真取得預期結果后,繼續(xù)設計硬件電路,設計出的實際電路實現(xiàn)了將來自兩個不同速率的信源數(shù)據(jù)(1394總線數(shù)據(jù)和1553B總線數(shù)據(jù))復接成一路符合CCSDS協(xié)議的位流業(yè)務數(shù)據(jù).在實驗調試中對FPGA的輸出數(shù)據(jù)進行檢驗,同時對設計方法進行驗證.驗證結果完全符合設計目標.應用硬件可編程邏輯芯片F(xiàn)PGA設計高速復接器,大幅度提高了數(shù)據(jù)的復接速率,可應用于未來的星載高速數(shù)據(jù)系統(tǒng)中,能夠完成在軌系統(tǒng)的數(shù)據(jù)復接任務.
上傳時間： 2013-07-17
上傳用戶：wfl_yy
華為7號信令教材，最詳細版本，學習者最想要找的就是這個啦。
上傳時間： 2013-07-20
上傳用戶：wanghui2438
