本論文系統(tǒng)研究了系統(tǒng)級(jí)封裝的電源完整性分析，電源分布網(wǎng)絡(luò)設(shè)計(jì)以及三維混合芯片堆疊引起的近場耦合問題。對(duì)封裝級(jí)PDN結(jié)構(gòu)設(shè)計(jì)，寬頻帶、高隔離深度的噪聲隔離抑制技術(shù)以及新型混合芯片三維堆疊屏蔽結(jié)構(gòu)進(jìn)行了重點(diǎn)研究上。
標(biāo)簽：
系統(tǒng)級(jí)封裝
電源完整性
分
電磁干擾
上傳時(shí)間：
2013-11-08
上傳用戶：gaome
