欧美日日夜夜,婷婷av在线,99re66热这里只有精品8

信號(hào)源發(fā)(fā)生器

剖析切換式電源供應(yīng)器的原理及常用元件規(guī)格

剖析切換式電源供應(yīng)器的原理及常用元件規(guī)格

標(biāo)簽： 元件

上傳時(shí)間： 2013-06-27

上傳用戶：eeworm
新型智慧驅(qū)動(dòng)器可簡(jiǎn)化開關(guān)電源隔離拓樸結(jié)構(gòu)中同步整流器

新型智慧驅(qū)動(dòng)器可簡(jiǎn)化開關(guān)電源隔離拓樸結(jié)構(gòu)中同步整流器

標(biāo)簽： 驅(qū)動(dòng) 開關(guān)電源同步整流器

上傳時(shí)間： 2013-06-05

上傳用戶：eeworm
剖析切換式電源供應(yīng)器的原理及常用元件規(guī)格.pdf

專輯類-開關(guān)電源相關(guān)專輯-119冊(cè)-749M 剖析切換式電源供應(yīng)器的原理及常用元件規(guī)格.pdf

標(biāo)簽： 元件

上傳時(shí)間： 2013-06-16

上傳用戶：huangzchytems
電壓源型PWM逆變器死區(qū)效應(yīng)補(bǔ)償策略研究.rar

電壓源型PWM逆變器在當(dāng)前的工業(yè)控制中應(yīng)用越來越廣泛，在其應(yīng)用領(lǐng)域中，交流電動(dòng)機(jī)的運(yùn)動(dòng)控制是其很重要的組成部分。在PWM逆變器的控制過程中，設(shè)置死區(qū)是為了避免逆變器的同一橋臂的兩個(gè)功率開關(guān)器件發(fā)生直通短路。盡管死區(qū)時(shí)間很短，然而當(dāng)開關(guān)頻率很高或輸出電壓很低時(shí)，死區(qū)將使逆變器輸出電壓波形發(fā)生很大畸變，進(jìn)而導(dǎo)致電動(dòng)機(jī)的電流發(fā)生畸變，電機(jī)附加損耗增加，轉(zhuǎn)矩脈動(dòng)加大，最終導(dǎo)致系統(tǒng)的控制性能降低，甚至可能導(dǎo)致系統(tǒng)不穩(wěn)定。為此，需要對(duì)逆變器的死區(qū)進(jìn)行補(bǔ)償。本文針對(duì)連續(xù)空間矢量調(diào)制提出了一種改進(jìn)的減小零電流鉗位和寄生電容影響的死區(qū)效應(yīng)補(bǔ)償方法；針對(duì)斷續(xù)空間矢量調(diào)制提出了通過改變空間矢量作用時(shí)間，來改變驅(qū)動(dòng)信號(hào)脈沖寬度的補(bǔ)償方法，并對(duì)這兩種方法進(jìn)行了理論分析和仿真研究。本文首先詳細(xì)分析了死區(qū)時(shí)間對(duì)逆變器輸出電壓和電流的影響，以及功率開關(guān)器件寄生電容對(duì)輸出電壓的影響。其次對(duì)已提出的減小零電流鉗位和寄生電容影響的死區(qū)效應(yīng)補(bǔ)償方法進(jìn)行了理論分析，該方法先計(jì)算出補(bǔ)償電壓，再對(duì)由零電流鉗位現(xiàn)象引起的補(bǔ)償電壓極性錯(cuò)誤進(jìn)行校正，極性校正的參考量為d軸補(bǔ)償電壓的幅值，然而補(bǔ)償電壓的大小隨電流的變化而變化，因此該方法存在電壓極性校正時(shí)參考量為變化量的缺點(diǎn)，而且該方法只適用于id=0的控制方式，適用性較差。針對(duì)這些問題，本文提出了改進(jìn)的減小零電流鉗位和寄生電容影響的補(bǔ)償方法，改進(jìn)后的方法是先對(duì)由零電流鉗位現(xiàn)象引起的電流極性錯(cuò)誤進(jìn)行校正，然后再計(jì)算補(bǔ)償電壓的大小，電流極性校正時(shí)的參考量為三相電流極性函數(shù)轉(zhuǎn)化到γ-坐標(biāo)系的函數(shù)sγ的幅值，sγ的幅值與補(bǔ)償電壓大小無關(guān)為恒定值，而且適用于任何控制方式，適應(yīng)性強(qiáng)。再次把改進(jìn)的減小零電流鉗位和寄生電容影響的死區(qū)效應(yīng)補(bǔ)償方法應(yīng)用到PMSM矢量控制系統(tǒng)中，采用MATLAB和Pspice兩種方法進(jìn)行了仿真研究，仿真結(jié)果驗(yàn)證了補(bǔ)償方法的有效性。對(duì)兩種仿真結(jié)果的對(duì)比分析，表明PSpice模型能更好的模擬逆變器的非線性特性。最后，文章分析了連續(xù)空間矢量調(diào)制和斷續(xù)空間矢量調(diào)制的輸出波形的區(qū)別和死區(qū)對(duì)兩種波形影響的不同。針對(duì)DSP芯片TMS320LF2407A硬件產(chǎn)生的斷續(xù)SVPWM波，提出了根據(jù)電壓矢量和電流矢量的相位關(guān)系，通過改變空間矢量作用時(shí)間，來改變驅(qū)動(dòng)信號(hào)脈沖寬度，對(duì)其進(jìn)行死區(qū)補(bǔ)償?shù)姆椒ā＝o出了基本空間矢量作用時(shí)間調(diào)整的實(shí)現(xiàn)方法，并建立了MATLAB仿真模型，進(jìn)行仿真研究，仿真結(jié)果驗(yàn)證了補(bǔ)償方法的正確性和有效性。

標(biāo)簽： PWM 電壓源死區(qū)

上傳時(shí)間： 2013-06-04

上傳用戶：330402686
基于電壓源換流器的高壓直流輸電系統(tǒng)控制策略研究.rar

作為新一代直流輸電技術(shù)，基于電壓源換流器的高壓直流輸電憑借其獨(dú)特的技術(shù)優(yōu)點(diǎn)取得了飛速的發(fā)展，并已在新能源發(fā)電系統(tǒng)聯(lián)網(wǎng)、電網(wǎng)非同步互聯(lián)、無源系統(tǒng)供電、無功補(bǔ)償?shù)葓?chǎng)合得到實(shí)際工程應(yīng)用。在我國(guó)，VSC-HVDC的研究尚處于起步階段。本論文著重開展了VSC-HVDC技術(shù)的數(shù)學(xué)建模和控制策略的研究。論文的主要工作和取得的創(chuàng)新性成果如下： 1．建立了系統(tǒng)標(biāo)么值模型，分析了VSC-HVDC的運(yùn)行原理和穩(wěn)態(tài)功率特性。明確了系統(tǒng)主電路參數(shù)對(duì)運(yùn)行特性的影響，在此基礎(chǔ)上提出了一種功率定義下的換流電抗、直流電壓和直流電容以及頻域下的交流濾波器參數(shù)設(shè)計(jì)方法。 2．設(shè)計(jì)了一種基于無差拍控制的VSC-HVDC直接電流離散控制器。針對(duì)控制系統(tǒng)存在的VSC電壓輸出能力限制、PI控制器積分飽和現(xiàn)象和離散采樣時(shí)間延遲問題，提出了相應(yīng)的解決方法，推導(dǎo)了其電流內(nèi)環(huán)控制器與功率外環(huán)離散控制器的設(shè)計(jì)原則。 3．推導(dǎo)了換流站網(wǎng)側(cè)與VSC交流側(cè)功率節(jié)點(diǎn)以及換流電抗與損耗電阻上的瞬時(shí)功率方程，在此基礎(chǔ)上提出了一種換流站網(wǎng)側(cè)功率節(jié)點(diǎn)控制并補(bǔ)償換流電抗與損耗電阻消耗二倍頻功率的不平衡控制策略，設(shè)計(jì)了該控制策略下的雙序矢量控制器模型。同時(shí)針對(duì)傳統(tǒng)dq軟件鎖相環(huán)在電壓不平衡時(shí)鎖相速度慢的缺點(diǎn)，提出了一種基于前置相序分解的頻率自適應(yīng)dq鎖相環(huán)，提高了不平衡控制算法的動(dòng)態(tài)性能與穩(wěn)態(tài)特性。 4．對(duì)VSC閥在交流電網(wǎng)低電壓故障下的過流現(xiàn)象進(jìn)行分析并提出了一種考慮正負(fù)序分量影響的指令電流限制器，保證了故障限流效果。分析比較了VSC閥電流裕度穿越法和指令電流限制器穿越法的特性，在此基礎(chǔ)上提出一種結(jié)合正負(fù)序指令電流限制器與控制模式切換的交流電網(wǎng)低電壓穿越控制方法，從而解決交流電網(wǎng)低電壓故障時(shí)系統(tǒng)穩(wěn)定與VSC過流問題。 5．在分析現(xiàn)有VSC-HVDC拓?fù)涞幕A(chǔ)上，從降低電力電子器件直接串聯(lián)數(shù)目、器件開關(guān)頻率和簡(jiǎn)化主電路拓?fù)浣Y(jié)構(gòu)三個(gè)方面出發(fā)，將傳統(tǒng)直流輸電中常用的變壓器隔離式多模塊結(jié)構(gòu)引入VSC-HVDC系統(tǒng)，并針對(duì)該模塊級(jí)聯(lián)式拓?fù)涮岢鲆环N系統(tǒng)協(xié)調(diào)控制與模塊獨(dú)立運(yùn)行相結(jié)合的新型控制策略。針對(duì)該拓?fù)湎滤投苏敬嬖诘母髂K直流側(cè)電容電壓均衡問題，提出了一種基于有功分量調(diào)節(jié)的直流側(cè)電壓控制方法。

標(biāo)簽： 電壓源換流器控制策略

上傳時(shí)間： 2013-06-03

上傳用戶：lw4463301
一種16位音頻SigmaDelta模數(shù)轉(zhuǎn)換器的研究與設(shè)計(jì).rar

Sigma-Delta A/D轉(zhuǎn)換器利用過采樣，噪聲整形和數(shù)字濾波技術(shù)，有效衰減了輸出信號(hào)帶內(nèi)的量化噪聲，提高了信噪比。與傳統(tǒng)的Nyquist轉(zhuǎn)換器相比，它降低了對(duì)模擬電路性能指標(biāo)和元件精度的要求，簡(jiǎn)化了模擬電路的設(shè)計(jì)，降低了生產(chǎn)成本。本論文在對(duì)Sigma-Delta A/D轉(zhuǎn)換器原理研究的基礎(chǔ)上，基于TSMC0．18um工藝，采用1．8V工作電源，128倍的過采樣率，6．4MHz的采樣頻率，設(shè)計(jì)了一個(gè)主要應(yīng)用于音頻信號(hào)處理的Sigma-Delta A/D轉(zhuǎn)換器，分辨率達(dá)到16位。在調(diào)制器的設(shè)計(jì)中，本文采用了多級(jí)噪聲整形MASH（2-1）級(jí)聯(lián)調(diào)制器結(jié)構(gòu)，同時(shí)，考慮了各種非理想因素對(duì)系統(tǒng)性能的影響，在SDtoolbox工具的幫助下使用Simulink進(jìn)行調(diào)制器系統(tǒng)設(shè)計(jì)。并使用Cadence Spectre對(duì)模塊電路進(jìn)行設(shè)計(jì)仿真，包括運(yùn)放，比較器，帶隙基準(zhǔn)電壓源，CMOS開關(guān)，非交疊時(shí)鐘產(chǎn)生電路等。在數(shù)字抽取濾波器的設(shè)計(jì)中，采用了分級(jí)抽取技術(shù)，使用MATLAB軟件中的SPTool和FDATool工具對(duì)各級(jí)抽取濾波器進(jìn)行優(yōu)化設(shè)計(jì)。并在原有的濾波器算法的基礎(chǔ)上，采用了CIC濾波器和半帶濾波器，設(shè)計(jì)出了運(yùn)算量和存儲(chǔ)量都相對(duì)少的三級(jí)抽取濾波器系統(tǒng)，大大降低了功耗和面積。論文的仿真結(jié)果表明，所設(shè)計(jì)的Sigma-Delta A/D轉(zhuǎn)換器信噪比達(dá)到102．3dB，滿足系統(tǒng)需要的16位精度要求。關(guān)鍵詞：Sigma-Ddta；信噪比；多級(jí)噪聲整形；數(shù)字抽取濾波器

標(biāo)簽： SigmaDelta 音頻模數(shù)轉(zhuǎn)換器

上傳時(shí)間： 2013-06-27

上傳用戶：songyuncen
基于FPGA與AD9857的四路DVBC調(diào)制器的設(shè)計(jì).rar

隨著數(shù)字時(shí)代的到來，信息化程度的不斷提高，人們相互之間的信息和數(shù)據(jù)交換日益增加。正交幅度調(diào)制器(QAM Modulator)作為一種高頻譜利用率的數(shù)字調(diào)制方式，在數(shù)字電視廣播、固定寬帶無線接入、衛(wèi)星通信、數(shù)字微波傳輸?shù)葘拵ㄐ蓬I(lǐng)域得到了廣泛應(yīng)用。近年來，集成電路和數(shù)字通信技術(shù)飛速發(fā)展，F(xiàn)PGA作為集成度高、使用方便、代碼可移植性等優(yōu)點(diǎn)的通用邏輯開發(fā)芯片，在電子設(shè)計(jì)行業(yè)深受歡迎，市場(chǎng)占有率不斷攀升。本文研究基于FPGA與AD9857實(shí)現(xiàn)四路QAM調(diào)制的全過程。FPGA實(shí)現(xiàn)信源處理、信道編碼輸出四路基帶I/Q信號(hào)，AD9857實(shí)現(xiàn)對(duì)四路I/Q信號(hào)的調(diào)制，輸出中頻信號(hào)。本文具體內(nèi)容總結(jié)如下: 1.介紹國(guó)內(nèi)數(shù)字電視發(fā)展?fàn)顩r、國(guó)內(nèi)國(guó)際的數(shù)字電視標(biāo)準(zhǔn)，并詳細(xì)介紹國(guó)內(nèi)有線電視的系統(tǒng)組成及QAM調(diào)制器的發(fā)展過程。 2.研究了QAM調(diào)制原理，其中包括信源編碼、TS流標(biāo)準(zhǔn)格式轉(zhuǎn)換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過程，包括能量擴(kuò)散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設(shè)計(jì)，其中包括詳細(xì)研究了FPGA與AD9857的電路設(shè)計(jì)、在allegro下的PCB設(shè)計(jì)及光繪文件的制作，并做成成品。 4.簡(jiǎn)單介紹了FPGA的開發(fā)流程。 5.深入研究了基于FPAG代碼開發(fā)，其中主要包括I2C接口實(shí)現(xiàn)，ASI到SPI的轉(zhuǎn)換，信道編碼中的TS流包處理、能量擴(kuò)散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼的實(shí)現(xiàn)及AD9857的FPGA控制使其實(shí)現(xiàn)四路QAM的調(diào)制。 6.介紹代碼測(cè)試、電路測(cè)試及系統(tǒng)指標(biāo)測(cè)試。最終系統(tǒng)指標(biāo)測(cè)試表明基于FPGA與AD9857的四路DVB-C調(diào)制器基本達(dá)到了國(guó)標(biāo)的要求。

標(biāo)簽： FPGA 9857 DVBC

上傳時(shí)間： 2013-04-24

上傳用戶：sn2080395
H.264編碼解碼器源碼(c語(yǔ)言).zip

可以用H.264編碼解碼器源碼(c語(yǔ)言)

標(biāo)簽： 264 zip 編碼解碼器源碼

上傳時(shí)間： 2013-07-08

上傳用戶：wmwai1314
基于FPGA技術(shù)的星載高速?gòu)?fù)接器設(shè)計(jì)

隨著空間科學(xué)任務(wù)的增加,需要處理的空間科學(xué)數(shù)據(jù)量激增,要求建立一個(gè)高速的空間數(shù)據(jù)連接網(wǎng)絡(luò).高速?gòu)?fù)接器作為空間飛行器星上網(wǎng)絡(luò)的關(guān)鍵設(shè)備,其性能對(duì)整個(gè)空間數(shù)據(jù)網(wǎng)絡(luò)的性能起著重要影響.該文闡述了利用先入先出存儲(chǔ)器FIFO進(jìn)行異步速率調(diào)整,應(yīng)用VHDL語(yǔ)言和可編程門陣列FPGA技術(shù),對(duì)多個(gè)信號(hào)源數(shù)據(jù)進(jìn)行數(shù)據(jù)打包、信道選通調(diào)度和多路復(fù)接的方法.設(shè)計(jì)中,用VHDL語(yǔ)言對(duì)高速?gòu)?fù)接器進(jìn)行行為級(jí)建模,為了驗(yàn)證這個(gè)模型,首先使用軟件進(jìn)行仿真,通過編寫testbench程序模擬FIFO的動(dòng)作特點(diǎn),對(duì)程序輸入信號(hào)進(jìn)行仿真,在軟件邏輯仿真取得預(yù)期結(jié)果后,繼續(xù)設(shè)計(jì)硬件電路,設(shè)計(jì)出的實(shí)際電路實(shí)現(xiàn)了將來自兩個(gè)不同速率的信源數(shù)據(jù)(1394總線數(shù)據(jù)和1553B總線數(shù)據(jù))復(fù)接成一路符合CCSDS協(xié)議的位流業(yè)務(wù)數(shù)據(jù).在實(shí)驗(yàn)調(diào)試中對(duì)FPGA的輸出數(shù)據(jù)進(jìn)行檢驗(yàn),同時(shí)對(duì)設(shè)計(jì)方法進(jìn)行驗(yàn)證.驗(yàn)證結(jié)果完全符合設(shè)計(jì)目標(biāo).應(yīng)用硬件可編程邏輯芯片F(xiàn)PGA設(shè)計(jì)高速?gòu)?fù)接器,大幅度提高了數(shù)據(jù)的復(fù)接速率,可應(yīng)用于未來的星載高速數(shù)據(jù)系統(tǒng)中,能夠完成在軌系統(tǒng)的數(shù)據(jù)復(fù)接任務(wù).

標(biāo)簽： FPGA 星載復(fù)接器

上傳時(shí)間： 2013-07-17

上傳用戶：wfl_yy
新型并行Turbo編譯碼器的FPGA實(shí)現(xiàn)

可靠通信要求消息從信源到信宿盡量無誤傳輸，這就要求通信系統(tǒng)具有很好的糾錯(cuò)能力，如使用差錯(cuò)控制編碼。自仙農(nóng)定理提出以來，先后有許多糾錯(cuò)編碼被相繼提出，例如漢明碼，BCH碼和RS碼等，而C。Berrou等人于1993年提出的Turbo碼以其優(yōu)異的糾錯(cuò)性能成為通信界的一個(gè)里程碑。然而，Turbo碼迭代譯碼復(fù)雜度大，導(dǎo)致其譯碼延時(shí)大，故而在工程中的應(yīng)用受到一定限制，而并行Turbo譯碼可以很好地解決上述問題。本論文的主要工作是通過硬件實(shí)現(xiàn)一種基于幀分裂和歸零處理的新型并行Turbo編譯碼算法。論文提出了一種基于多端口存儲(chǔ)器的并行子交織器解決方法，很好地解決了并行訪問存儲(chǔ)器沖突的問題。本論文在現(xiàn)場(chǎng)可編程門陣列(FPGA)平臺(tái)上實(shí)現(xiàn)了一種基于幀分裂和籬笆圖歸零處理的并行Turbo編譯碼器。所實(shí)現(xiàn)的并行Turbo編譯碼器在時(shí)鐘頻率為33MHz，幀長(zhǎng)為1024比特，并行子譯碼器數(shù)和最大迭代次數(shù)均為4時(shí)，可支持8.2Mbps的編譯碼數(shù)掘吞吐量，而譯碼時(shí)延小于124us。本文還使用EP2C35FPGA芯片設(shè)計(jì)了系統(tǒng)開發(fā)板。該開發(fā)板可提供高速以太網(wǎng)MAC／PHY和PCI接口，很好地滿足了通信系統(tǒng)需求。系統(tǒng)測(cè)試結(jié)果表明，本文所實(shí)現(xiàn)的并行Turbo編譯碼器及其開發(fā)板運(yùn)行正確、有效且可靠。本論文主要分為五章，第一章為緒論，介紹Turbo碼背景和硬件實(shí)現(xiàn)相關(guān)技術(shù)。第二章為基于幀分裂和歸零的并行Turbo編碼的設(shè)計(jì)與實(shí)現(xiàn)，分別介紹了編碼器和譯碼器的RTL設(shè)計(jì)，還提出了一種基于多端口存儲(chǔ)器的并行子交織器和解交織器設(shè)計(jì)。第三章討論了使用NIOS處理器的SOC架構(gòu)，使用SOC架構(gòu)處理系統(tǒng)和基于NIOSII處理器和uC／0S一2操作系統(tǒng)的架構(gòu)。第四章介紹了FPGA系統(tǒng)開發(fā)板設(shè)計(jì)與調(diào)試的一些工作。最后一章為本文總結(jié)及其展望。

標(biāo)簽： Turbo FPGA 并行編譯碼器

上傳時(shí)間： 2013-04-24

上傳用戶：ziyu_job1234