使用硬體描述語言HDL 設(shè)計(jì)硬體電路
使用硬體描述語言HDL 設(shè)計(jì)硬體電路，臺灣人寫的PPT講義，非常不錯。VHDL硬件設(shè)計(jì)入門學(xué)習(xí)。VHDL基本語法架構(gòu)，VHDL的零件庫(Library)及包裝(Package)等內(nèi)容。...
信號設(shè)計(jì)技術(shù)資料
?? 資源總數(shù)：3735
?? 技術(shù)文檔：1
?? 源代碼：18778
?? 信號設(shè)計(jì)全部資料 (3735個(gè))
clock_spliter 採用彈性設(shè)計(jì) , 可調(diào)整週期寬度.
clock_spliter 採用彈性設(shè)計(jì) , 可調(diào)整週期寬度....
FPGA可促進(jìn)嵌入式系統(tǒng)設(shè)計(jì)改善即時(shí)應(yīng)用性能
FPGA可促進(jìn)嵌入式系統(tǒng)設(shè)計(jì)改善即時(shí)應(yīng)用性能，臺灣人寫的，關(guān)于FPGA應(yīng)用的技術(shù)文章...
《Windows 95 系統(tǒng)程式設(shè)計(jì) 大奧秘》PDF書含例子 .rar是候捷翻譯的一本好書
《Windows 95 系統(tǒng)程式設(shè)計(jì) 大奧秘》PDF書含例子 .rar是候捷翻譯的一本好書...
_Wiley_Synthesis_of_Arithmetic_Circuits_-_FPGA_ASIC_and_Embedded_Systems_(2006)_-_DDU一些硬體設(shè)計(jì)教學(xué)文件
_Wiley_Synthesis_of_Arithmetic_Circuits_-_FPGA_ASIC_and_Embedded_Systems_(2006)_-_DDU一些硬體設(shè)計(jì)教學(xué)文件...
javascript範(fàn)例show 表單設(shè)計(jì).動態(tài)表現(xiàn)
javascript範(fàn)例show 表單設(shè)計(jì).動態(tài)表現(xiàn)...
提供tiff檔案的讀取與轉(zhuǎn)換！內(nèi)含lib與dll及標(biāo)題檔等資料供設(shè)計(jì)者參考！
提供tiff檔案的讀取與轉(zhuǎn)換！內(nèi)含lib與dll及標(biāo)題檔等資料供設(shè)計(jì)者參考！...
內(nèi)容為DEV C++物件導(dǎo)向程式設(shè)計(jì)的PPT,說明淺顯易懂,希望對各位有所幫助
內(nèi)容為DEV C++物件導(dǎo)向程式設(shè)計(jì)的PPT,說明淺顯易懂,希望對各位有所幫助...
點(diǎn)對點(diǎn)資訊分享系統(tǒng)在有線及無線網(wǎng)路上之設(shè)計(jì)與實(shí)作
點(diǎn)對點(diǎn)資訊分享系統(tǒng)在有線及無線網(wǎng)路上之設(shè)計(jì)與實(shí)作...
多工器ｖｅｒｉｌｏｇ設(shè)計(jì)1對多快速解碼提供控制功能
多工器ｖｅｒｉｌｏｇ設(shè)計(jì)1對多快速解碼提供控制功能...