完整的敘述如何開發(fā)即時(shí)中文辨識(shí)軟體，此為大學(xué)專題報(bào)告
標(biāo)簽：
上傳時(shí)間： 2017-06-16
上傳用戶：頂?shù)弥?/p>
Renesas SH 7205 Data Sheet
標(biāo)簽： Renesas Sheet 7205 Data
上傳時(shí)間： 2017-06-20
上傳用戶：dreamboy36
二叉樹dsff soih o ijd sh
上傳時(shí)間： 2017-06-28
上傳用戶：wcl168881111111
用TCD1501D驅(qū)動(dòng)器產(chǎn)生CCD驅(qū)動(dòng)的6個(gè)輸出信號(hào)RS、CP、SP、SH以及Φ1、Φ2脈沖
上傳時(shí)間： 2017-08-15
上傳用戶：ywqaxiwang
關(guān)于小車的電機(jī)驅(qū)動(dòng),是利用麥寬調(diào)制的方法實(shí)現(xiàn)的,是雙驅(qū)動(dòng)的電機(jī),制作小車時(shí)候抖可以用到.
標(biāo)簽： 電機(jī)驅(qū)動(dòng) 寬 電機(jī) 調(diào)制
上傳時(shí)間： 2017-08-18
上傳用戶：蠢蠢66
檔案?jìng)鬏攨f(xié)定(FTP)為目前相當(dāng)普遍與廣泛使用之網(wǎng)路 應(yīng)用。然而在傳統(tǒng)檔案?jìng)鬏攨f(xié)定之設(shè)計(jì)下，資料 傳輸透過Out-of-Band(OOB)之機(jī)制，意即透過控制頻道(control channel)傳輸指令 ，而實(shí)際資料 傳輸則另外透過特定之通訊埠以及TCP連 線，進(jìn)行 傳送。如此一來 可確保資料 傳輸之可靠與穩(wěn)定性，但另一方面則會(huì)造成傳輸率 (throughput)效能低落 。因此，在本計(jì)劃中，我們透過使用SCTP協(xié)定並利 用多重串 流 (multi-stream)機(jī)制，達(dá)到以In-Band機(jī)制達(dá)成Out-of-Band傳輸之相同效果。在本研究之最後亦透過於開放原始碼系統(tǒng)實(shí)作並實(shí)際量 測(cè)，証
上傳時(shí)間： 2013-12-10
上傳用戶：2467478207
從KIMO股價(jià)網(wǎng)頁抓取即時(shí)股價(jià)的程式範(fàn)例
上傳時(shí)間： 2014-01-17
上傳用戶：heart520beat
C8051F58x CAN BUS 可以提供傳輸 溝通介面 節(jié)省開發(fā)時(shí)間
上傳時(shí)間： 2017-09-23
上傳用戶：924484786
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場(chǎng)合非常廣泛，圖一是常見的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請(qǐng)注意圖三中有一條銲線從中斷裂，那是使用不當(dāng)引發(fā)過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線連接正極的腳。當(dāng)LED通過正向電流時(shí)，晶片會(huì)發(fā)光而使LED發(fā)亮，如圖六所示。 半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡(jiǎn)介這兩段的製造程序。
上傳時(shí)間： 2014-01-20
上傳用戶：蒼山觀海
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
