亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專(zhuān)輯| 精品軟件
登錄| 注冊(cè)

傅里葉

  • 快速傅立葉變換(FFT)的FPGA實(shí)現(xiàn).rar

    隨著數(shù)字電子技術(shù)的發(fā)展,數(shù)字信號(hào)處理的理論和技術(shù)廣泛的應(yīng)用于通訊、語(yǔ)音處理、計(jì)算機(jī)和多媒體等領(lǐng)域。快速傅立葉變換(FFT)使離散傅立葉變換的運(yùn)算時(shí)間縮短了幾個(gè)數(shù)量級(jí),在數(shù)字信號(hào)處理領(lǐng)域被廣泛應(yīng)用。FFT已經(jīng)成為現(xiàn)代信號(hào)處理的重要手段之一。 現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)是近年來(lái)迅速發(fā)展起來(lái)的新型可編程器件。隨著它的不斷應(yīng)用和發(fā)展,也使電子設(shè)計(jì)的規(guī)模和集成度不斷提高。同時(shí)基于FPGA實(shí)現(xiàn)FFT的設(shè)計(jì)方法和思想被提出。本次設(shè)計(jì)的目的是快速傅立葉變換(FFT)的FPGA實(shí)現(xiàn)。 此文在分析了快速傅立葉算法的基礎(chǔ)上,提出了一種頻率抽取基4 FFT的FPGA設(shè)計(jì)方案,針對(duì)現(xiàn)有FFT的FPGA實(shí)現(xiàn)過(guò)程中蝶形運(yùn)算需要頻繁乘以多個(gè)旋轉(zhuǎn)因子提出了改進(jìn)方法,減少了旋轉(zhuǎn)因子的乘法次數(shù)和存儲(chǔ)空間,加快了蝶形運(yùn)算的速度,設(shè)計(jì)的地址映射方法,無(wú)需運(yùn)算即可得到所需數(shù)據(jù)的存放地址,并結(jié)合采用乒乓結(jié)構(gòu)和流水線方式,來(lái)提高快速傅立葉變換(FFT)FPGA實(shí)現(xiàn)的速度。描述了一片F(xiàn)PGA芯片內(nèi)完成了整個(gè)FFT處理器的電路設(shè)計(jì),經(jīng)過(guò)模塊時(shí)序仿真和數(shù)據(jù)的驗(yàn)證及測(cè)試,達(dá)到工作在50MHz時(shí)鐘頻率的設(shè)計(jì)要求。最后對(duì)后續(xù)設(shè)計(jì)做了描述,并對(duì)用FPGA實(shí)現(xiàn)FFT做了展望。

    標(biāo)簽: FPGA FFT 傅立葉變換

    上傳時(shí)間: 2013-04-24

    上傳用戶:康郎

  • 基于FPGA的快速傅立葉變換實(shí)現(xiàn)

      快速傅立葉變換(FFT)是數(shù)字信號(hào)處理中的重要內(nèi)容之一,是很多信號(hào)處理過(guò)程中的核心算法。本文先總結(jié)了快速傅立葉變換的一些常用算法,并綜合種種因素,采用了基2按頻率抽取算法作為實(shí)現(xiàn)算法,然后將以現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)和以DSP處理器這兩種實(shí)現(xiàn)數(shù)字信號(hào)處理的方式進(jìn)行了比較,指出了各自的優(yōu)點(diǎn)和不足之處。最后以FPGA芯片XCS200為硬件平臺(tái),以ISE6為軟件平臺(tái),利用VHDL語(yǔ)言描述的方式實(shí)現(xiàn)了512點(diǎn)16Bit復(fù)數(shù)的快速傅立葉變換系統(tǒng),并進(jìn)行了仿真、綜合等工作。仿真結(jié)果表明其計(jì)算結(jié)果達(dá)到了一定的精度,運(yùn)行速度可以滿足一般實(shí)時(shí)信號(hào)處理的要求。

    標(biāo)簽: FPGA 傅立葉 變換實(shí)現(xiàn)

    上傳時(shí)間: 2013-06-08

    上傳用戶:cylnpy

  • 基于FPGA的快速傅立葉變換

    隨著數(shù)字電子技術(shù)的發(fā)展,數(shù)字信號(hào)處理廣泛應(yīng)用于聲納、雷達(dá)、通訊語(yǔ)音處理和圖像處理等領(lǐng)域。快速傅立葉變換(Fast Fourier Transform,F(xiàn)FT)在數(shù)字信號(hào)處理系統(tǒng)中起著很重要的作用,F(xiàn)FT 有效地提高了離散傅立葉變換(Discret Fourier Transform,DFT)的運(yùn)算效率。 處理器一般要求具有高速度、高精度、大容量和實(shí)時(shí)處理的性能,而現(xiàn)場(chǎng)可編程門(mén)陣列(Field Programmable Gate Array,F(xiàn)PGA)是近年來(lái)迅速發(fā)展起來(lái)的新型可編程器件,在處理大規(guī)模數(shù)據(jù)方面,有極大的優(yōu)勢(shì)。論文采用了在FPGA中實(shí)現(xiàn)FFT算法的方案。 數(shù)字信號(hào)處理板的硬件電路設(shè)計(jì)是本論文的重要部分之一。在介紹了FFT以及波束形成的基本原理和基本方法的基礎(chǔ)上,根據(jù)實(shí)時(shí)處理的要求,給出了數(shù)字信號(hào)處理板的硬件設(shè)計(jì)方案并對(duì)硬件電路的實(shí)現(xiàn)進(jìn)行了分析和說(shuō)明。 依據(jù)數(shù)字系統(tǒng)的設(shè)計(jì)方法,分別采用基二按時(shí)間抽取FFT算法、基四按時(shí)間抽取FFT算法以及FFT兆核函數(shù)三種方法利用硬件描述語(yǔ)言(VHSICHardware Description Language,VHDL)實(shí)現(xiàn)了1024點(diǎn)的FFT,接著對(duì)三種方法進(jìn)行了評(píng)估,得出了FPGA完全能滿足處理器的實(shí)時(shí)處理的要求的結(jié)論。然后根據(jù)通用串行總線(Universial Serial Bus,USB)協(xié)議,利用VHDL語(yǔ)言編寫(xiě)了USB接口芯片ISP1581的固件程序,實(shí)現(xiàn)了設(shè)備的枚舉過(guò)程。

    標(biāo)簽: FPGA 傅立葉變換

    上傳時(shí)間: 2013-08-01

    上傳用戶:Aidane

  • Morlet小波分析的BOTDR信號(hào)處理

    基于布里淵散射的分布式光纖傳感器是當(dāng)前國(guó)內(nèi)外研究的熱點(diǎn)。本文介紹了基于布里淵散射的分布式光纖傳感器的的原理、應(yīng)用;布里淵時(shí)域反射技術(shù)(BOTDR)和布里淵時(shí)域分析技術(shù)(BOTDA)的原理。 受激布里淵散射(SBS)的過(guò)程中,入射光和散射光滿足耦合振幅方程組。我們對(duì)該方程組采用有限差分法進(jìn)行數(shù)值計(jì)算,并用Matlab模擬計(jì)算過(guò)程,對(duì)布里淵散射信號(hào)進(jìn)行分析。 根據(jù)布里淵散射信號(hào)的特點(diǎn),我們采用基于Morlet小波變換的DSP信號(hào)算法來(lái)處理 BOTDR傳感信號(hào)。通過(guò)對(duì)該算法的核心單元——快速傅立葉變換(FFT)的硬件實(shí)現(xiàn),我們?cè)赟tratix FPGA上實(shí)現(xiàn)了基于Morlet小波變換的DSP算法的硬件電路設(shè)計(jì)。 最后,在此基礎(chǔ)上,我們對(duì)電路功能進(jìn)行實(shí)際的仿真和驗(yàn)證,并和Matlab得到結(jié)果進(jìn)行比較和分析。

    標(biāo)簽: Morlet BOTDR 小波分析 信號(hào)處理

    上傳時(shí)間: 2013-07-22

    上傳用戶:牛布牛

  • 快速傅立葉變換(FFT)的FPGA實(shí)現(xiàn)

    隨著數(shù)字電子技術(shù)的發(fā)展,數(shù)字信號(hào)處理的理論和技術(shù)廣泛的應(yīng)用于通訊、語(yǔ)音處理、計(jì)算機(jī)和多媒體等領(lǐng)域。快速傅立葉變換(FFT)使離散傅立葉變換的運(yùn)算時(shí)間縮短了幾個(gè)數(shù)量級(jí),在數(shù)字信號(hào)處理領(lǐng)域被廣泛應(yīng)用。FFT已經(jīng)成為現(xiàn)代信號(hào)處理的重要手段之一。 現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)是近年來(lái)迅速發(fā)展起來(lái)的新型可編程器件。隨著它的不斷應(yīng)用和發(fā)展,也使電子設(shè)計(jì)的規(guī)模和集成度不斷提高。同時(shí)基于FPGA實(shí)現(xiàn)FFT的設(shè)計(jì)方法和思想被提出。本次設(shè)計(jì)的目的是快速傅立葉變換(FFT)的FPGA實(shí)現(xiàn)。 此文在分析了快速傅立葉算法的基礎(chǔ)上,提出了一種頻率抽取基4 FFT的FPGA設(shè)計(jì)方案,針對(duì)現(xiàn)有FFT的FPGA實(shí)現(xiàn)過(guò)程中蝶形運(yùn)算需要頻繁乘以多個(gè)旋轉(zhuǎn)因子提出了改進(jìn)方法,減少了旋轉(zhuǎn)因子的乘法次數(shù)和存儲(chǔ)空間,加快了蝶形運(yùn)算的速度,設(shè)計(jì)的地址映射方法,無(wú)需運(yùn)算即可得到所需數(shù)據(jù)的存放地址,并結(jié)合采用乒乓結(jié)構(gòu)和流水線方式,來(lái)提高快速傅立葉變換(FFT)FPGA實(shí)現(xiàn)的速度。描述了一片F(xiàn)PGA芯片內(nèi)完成了整個(gè)FFT處理器的電路設(shè)計(jì),經(jīng)過(guò)模塊時(shí)序仿真和數(shù)據(jù)的驗(yàn)證及測(cè)試,達(dá)到工作在50MHz時(shí)鐘頻率的設(shè)計(jì)要求。最后對(duì)后續(xù)設(shè)計(jì)做了描述,并對(duì)用FPGA實(shí)現(xiàn)FFT做了展望。

    標(biāo)簽: FPGA FFT 傅立葉變換

    上傳時(shí)間: 2013-04-24

    上傳用戶:ykykpb

  • 信號(hào)處理中的傅立葉變換

    ·信號(hào)處理中的傅立葉變換

    標(biāo)簽: 信號(hào)處理 傅立葉變換

    上傳時(shí)間: 2013-04-24

    上傳用戶:363186

  • 基于FPGA的快速傅立葉變換硬件及軟件設(shè)計(jì)!

    基于FPGA的快速傅立葉變換硬件及軟件設(shè)計(jì)!

    標(biāo)簽: FPGA 傅立葉變換 硬件 軟件設(shè)計(jì)

    上傳時(shí)間: 2013-08-06

    上傳用戶:asdkin

  • FPGA的快速傅立葉變換實(shí)現(xiàn)

    基于FPGA的快速傅立葉變換實(shí)現(xiàn),適合fpga工程技術(shù)人員參考設(shè)計(jì)

    標(biāo)簽: FPGA 傅立葉 變換實(shí)現(xiàn)

    上傳時(shí)間: 2013-08-06

    上傳用戶:baba

  • 書(shū)籍“無(wú)線通信fpga設(shè)計(jì)”里的源代碼實(shí)例

    書(shū)籍“無(wú)線通信fpga設(shè)計(jì)”里的源代碼實(shí)例,里面有verilog和MATLAB兩種語(yǔ)言實(shí)例

    標(biāo)簽: fpga 書(shū)籍 無(wú)線通信 源代碼

    上傳時(shí)間: 2013-08-07

    上傳用戶:jackandlee

  • Proteus_里調(diào)試AVR單片機(jī)的.ddx翻譯程序

    利用icc_AVR_C生成的.lst文件在Proteus_里調(diào)試AVR單片機(jī)的.ddx翻譯程序

    標(biāo)簽: Proteus AVR ddx 調(diào)試

    上傳時(shí)間: 2013-08-08

    上傳用戶:lmeeworm

主站蜘蛛池模板: 绥中县| 都安| 泸西县| 巨野县| 黄山市| 凌云县| 达州市| 余江县| 仁寿县| 保靖县| 固始县| 景洪市| 桃江县| 绥中县| 枣强县| 襄城县| 灵寿县| 馆陶县| 崇义县| 肇东市| 敦煌市| 化德县| 津市市| 定州市| 黄平县| 南通市| 彰化市| 舟曲县| 巴林左旗| 彝良县| 林西县| 阜南县| 麻城市| 怀化市| 武清区| 通许县| 玉林市| 洪湖市| 长汀县| 墨脱县| 双流县|