數(shù)字語音通信是當(dāng)前信息產(chǎn)業(yè)中發(fā)展最快、普及面最廣的業(yè)務(wù)。語音信號壓縮編碼是數(shù)字語音信號處理的一個方面，它和通信領(lǐng)域聯(lián)系最為密切。在現(xiàn)有的語音編碼中，美國聯(lián)邦標(biāo)準(zhǔn)混合激勵線性預(yù)測（MELP—Mixed Excited Linear Prediction）算法在2．4kb/s的碼率下取得了較好的語音質(zhì)量，具有廣闊的應(yīng)用前景。 FPGA作為一種快速、高效的硬件平臺在數(shù)字信號處理和通信領(lǐng)域具有著獨特的優(yōu)勢。現(xiàn)代大容量、高速度的FPGA一般都內(nèi)嵌有可配置的高速RAM、PLL、LVDS、LVTTL以及硬件乘法累加器等DSP模塊。用FPGA來實現(xiàn)數(shù)字信號處理可以很好地解決并行性和速度問題，而且其靈活的可配置特性，使得FPGA構(gòu)成的DSP系統(tǒng)非常易于修改、測試及硬件升級。 本論文闡述了一種基于FPGA的混合激勵線性預(yù)測聲碼器的研究與設(shè)計。首先介紹了語音編碼研究的發(fā)展?fàn)顩r以及低速率語音編碼研究的意義，接著在對MELP算法進(jìn)行深入分析的基礎(chǔ)上，提出了利用DSP Builder在Matlab中建模的思路及實現(xiàn)過程，最后本文把重點放在MELP聲碼器的編解碼器設(shè)計上，利用DSP Builder、QuartusⅡ分別設(shè)計了其中的濾波器、分幀加窗處理、線性預(yù)測分析等關(guān)鍵模塊。 在Simulink環(huán)境下運用SignalCompiler對編解碼系統(tǒng)進(jìn)行功能仿真，為了便于仿真，系統(tǒng)中沒有設(shè)計的模塊在Simulink中用數(shù)學(xué)模型代替，仿真結(jié)果表明，合成語音信號與原始信號很好的擬合，系統(tǒng)編解碼后語音質(zhì)量基本良好。
上傳時間： 2013-06-02
上傳用戶：lili1990
在傳統(tǒng)的電力電子電路中，DC/DC變換器通常采用模擬電路實現(xiàn)電壓或電流的控制。數(shù)字控制與模擬控制相比，有著顯著的優(yōu)點，數(shù)字控制可以實現(xiàn)復(fù)雜的控制策略，同時大大提高系統(tǒng)的可靠性和靈活性，并易于實現(xiàn)系統(tǒng)的智能化。但目前數(shù)字控制基本上限于電力傳動領(lǐng)域，DC/DC變換器由于其開關(guān)頻率較高，一般其外圍功能由DSP或微處理器完成，而控制的核心，如PWM發(fā)生等大多采用專用控制芯片實現(xiàn)。FPGA由于其快速性、靈活性及保密性等優(yōu)點，近年來在數(shù)字控制領(lǐng)域受到越來越多的關(guān)注。基于FPGA的DC/DC變換器是電力電子領(lǐng)域重要的研究方向之一。本文研究了同步Buck變換器的建模、設(shè)計及仿真，采用Xinlix的VIRTEX-Ⅱ PRO FPGA開發(fā)板實現(xiàn)了Buck變換器的全數(shù)字控制。 論文首先從Buck變換器的理論分析入手，根據(jù)它的物理特性，研究了該變換器的狀態(tài)空間平均模型和小信號分析。為了獲得高性能的開關(guān)電源，提出并分析了混雜模型設(shè)計方案，然后進(jìn)行了控制器設(shè)計。并采用MATLAB/SIMULINK建立了同步Buck電路的仿真模型，并進(jìn)行仿真研究。浮點仿真的運算精度與溢出問題，影響了仿真的精度。為了克服這些不足，作者采用了定點仿真方法，得到了滿意的仿真結(jié)果。論文還著重論述了開關(guān)電源的數(shù)字控制器部分，數(shù)字控制器一般由三個主要功能模塊組成：模數(shù)轉(zhuǎn)換器、數(shù)字脈寬調(diào)制器(Digital PulseWidth Modulation：DPWM)和數(shù)字補償器。文中重點研究了DPWM和數(shù)字補償器，闡述了目前高頻數(shù)字控制變換器中存在的主要問題，特別是高頻狀態(tài)下DPWM分辨率較低，影響控制精度，甚至引起極限環(huán)(Limit Cycling)現(xiàn)象，對DPWM分辨率的提高與系統(tǒng)硬件工作頻率之間的矛盾、DPWM分辨率與A/D分辨率之間的關(guān)系等問題作了全面深入的分析。論文提出了一種新的提高DPWM分辨率的方法，該方法在不提高系統(tǒng)硬件頻率的前提下，采用軟件使DPWM的分辨率大大提高。作者還設(shè)計了兩種數(shù)字補償器，并進(jìn)行了分析比較，選擇了合適的補償算法，達(dá)到了改善系統(tǒng)性能的目的。 設(shè)計完成后，作者使用ISE 9.1i軟件進(jìn)行了FPGA實現(xiàn)的前、后仿真，驗證了所提出理論及控制算法的正確性。作者完成了Buck電路的硬件制作及基于FPGA的軟件設(shè)計，采用32MHz的硬件晶振實現(xiàn)了11-bit的DPWM分辨率，開關(guān)頻率達(dá)到1MHz，得到了滿意的系統(tǒng)性能，論文最后給出了仿真和實驗結(jié)果。
標(biāo)簽： FPGA DCDC 高頻 數(shù)字
上傳時間： 2013-07-23
上傳用戶：kristycreasy
本文介紹了一種基于現(xiàn)場可編程門陣列FPGA器件的電子密碼鎖的設(shè)計方法。重點闡述了紅外遙控電子密碼鎖的整體架構(gòu)設(shè)計；介紹了一種由PT2248作為發(fā)送器，MIM-R1AA 38KHZ紅外一體化接收解調(diào)器作為接收器的紅外遙控系統(tǒng)的構(gòu)建方法；詳細(xì)說明了如何運用EDA技術(shù)自頂向下的設(shè)計方法，來實現(xiàn)基于XILINX公司出品的Spartan-3E系列FPGA芯片的紅外遙控解碼、密碼鎖的解鎖、密碼修改、報警提示及液晶顯示等功能。在分析紅外遙控電子密碼鎖各功能模塊時，本論文詳細(xì)闡述了各模塊的功能及外部接口信號，給出了各模塊的仿真波形以及整個系統(tǒng)的測試流程和測試結(jié)果。本論文在介紹Spartan-3E系列FPGA芯片的特點和性能的同時，利用Spartan-3E系列的XC3S500芯片中的KCPSM3和自行設(shè)計完成的狀態(tài)機(jī)控制器分別實現(xiàn)液晶顯示控制器，通過比較分析得知KCPSM3實現(xiàn)的控制器，在對FPGA的資源利用方面更加合理，實現(xiàn)更加便捷。 本論文利用紅外遙控技術(shù)解鎖，大大提高了電子密碼鎖的安全性能；采用FPGA開發(fā)設(shè)計，所有算法完全由硬件電路來實現(xiàn)，使得系統(tǒng)的工作可靠性大為提高，同時由于FPGA具有在系統(tǒng)可編程功能，當(dāng)設(shè)計需要更改時，只需更改FPGA中的控制和接口電路，利用EDA工具將更新后的設(shè)計下載到FPGA中即可，無需更改外部電路的設(shè)計，大大提高了設(shè)計的效率。因此，采用FPGA開發(fā)的數(shù)字系統(tǒng)，不僅具有很高的工作可靠性，其升級與改進(jìn)也極其方便。
上傳時間： 2013-06-19
上傳用戶：111111112
在雷達(dá)信號偵察中運用寬帶數(shù)字接收技術(shù)是電子偵察的一個重要發(fā)展方向。數(shù)字信號處理由于其精度高、靈活性強、以及易于集成等特點而應(yīng)用廣泛。電子系統(tǒng)數(shù)字化的最大障礙是寬帶高速A/D變換器的高速數(shù)據(jù)流與通用DSP處理能力的不匹配。而FPGA的廣泛應(yīng)用，為解決上述矛盾提供了一種有效的方法。 本文利用FPGA技術(shù)，設(shè)計了具備高速信號處理能力的寬帶數(shù)字接收機(jī)平臺，并提出了數(shù)字接收機(jī)實現(xiàn)的可行性方法，以及對這些方法的驗證。具體來說就是如何利用單片的FPGA實現(xiàn)對雷達(dá)信號并行地實時檢測和參數(shù)估計。所做工作主要分為兩大部分： 1、適合于FPGA硬件實現(xiàn)的算法的確定及仿真：對A/D采樣信號采用自相關(guān)累加算法進(jìn)行信號檢測，利用信號的相關(guān)性和噪聲的獨立性提高信噪比，通過給出檢測門限來估計信號的起止點。對于常規(guī)信號的頻率估計，采用Rife算法。通過Matlab仿真，表明上述算法在運算量和精度方面均有良好性能，適合用作FPGA硬件實現(xiàn)。 2、算法的FPGA硬件實現(xiàn)：針對原算法中極大消耗運算量的相關(guān)運算，考慮到FPGA并行處理的特點，將原算法修改為并行相關(guān)算法，并加入流水線，這樣處理極大地提高了系統(tǒng)的數(shù)據(jù)吞吐率。采用Xilinx公司的Virtex-4系列中的XC4VSX55芯片作為開發(fā)平臺完成設(shè)計，系統(tǒng)測試結(jié)果表明，本設(shè)計能正常工作，滿足系統(tǒng)設(shè)計要求。 文章的最后，結(jié)合系統(tǒng)設(shè)計給出幾種VHDL優(yōu)化方法，主要圍繞系統(tǒng)的速度、結(jié)構(gòu)和面積等問題展開討論。
標(biāo)簽： FPGA 雷達(dá)信號 數(shù)字接收機(jī)
上傳時間： 2013-06-25
上傳用戶：songnanhua
現(xiàn)場可編程門陣列器件(FPGA)是一種新型集成電路，可以將眾多的控制功能模塊集成為一體，具有集成度高、實用性強、高性價比、便于開發(fā)等優(yōu)點，因而具有廣泛的應(yīng)用前景。單相全橋逆變器是逆變器的一種基本拓?fù)浣Y(jié)構(gòu)，對它的研究可以為三相逆變器研究提供參考，因此對單相全橋逆變器的分析有著重要的意義。 本文研制了一種基于FPGA的SPWM數(shù)字控制器，并將其應(yīng)用于單相逆變器進(jìn)行了試驗研究。主要研究內(nèi)容包括：SPWM數(shù)字控制系統(tǒng)軟件設(shè)計以及逆變器硬件電路設(shè)計，并對試驗中發(fā)現(xiàn)的問題進(jìn)行了深入分析，提出了相應(yīng)的解決方案和減小波形失真的措施。在硬件設(shè)計方面，首先對雙極性／單極性正弦脈寬調(diào)制技術(shù)進(jìn)行分析，選用適合高頻設(shè)計的雙極性調(diào)制。其次，詳細(xì)分析死區(qū)效應(yīng)，采用通過判斷輸出電壓電流之間的相位角預(yù)測橋臂電流極性方向，超前補償波形失真的方案。最后，采用電壓反饋實時檢測技術(shù)，對PWM進(jìn)行動態(tài)調(diào)整。在控制系統(tǒng)軟件設(shè)計方面，采用FPGA自上而下的設(shè)計方法，對其控制系統(tǒng)進(jìn)行了功能劃分，完成了DDS標(biāo)準(zhǔn)正弦波發(fā)生器、三角波發(fā)生器、SPWM產(chǎn)生器以及加入死區(qū)補償?shù)腜WM發(fā)生器、電流極性判斷(零點判斷模塊和延時模塊)和反饋等模塊的設(shè)計。針對仿真和實驗中的毛刺現(xiàn)象，分析其產(chǎn)生機(jī)理，給出常用的解決措施，改進(jìn)了系統(tǒng)性能。
上傳時間： 2013-07-06
上傳用戶：66666
激光測距是一種非接觸式的測量技術(shù)，已被廣泛使用于遙感、精密測量、工程建設(shè)、安全監(jiān)測以及智能控制等領(lǐng)域。早期的激光測距系統(tǒng)在激光接收機(jī)中通過分立的單元電路處理激光發(fā)、收信號以測量光脈沖往返時間，使得開發(fā)成本高、電路復(fù)雜，調(diào)試?yán)щy，精度以及可靠性相對較差，體積和重量也較大，且沒有與其他儀器相匹配的標(biāo)準(zhǔn)接口，上述缺陷阻礙了激光測距系統(tǒng)的普及應(yīng)用。 本文針對激光測距信號處理系統(tǒng)設(shè)計了一套全數(shù)字集成方案，除激光發(fā)射、接收電路以外，將信號發(fā)生、信號采集、綜合控制、數(shù)據(jù)處理和數(shù)據(jù)傳輸五個部分集成為一塊專用集成電路。這樣就不再需要DA轉(zhuǎn)換和AD轉(zhuǎn)換電路和濾波處理等模塊，可以直接對信號進(jìn)行數(shù)字信號處理。與分立的單元電路構(gòu)成的激光測距信號處琿相比，可以大大降低激光測距系統(tǒng)的成本，縮短激光測距的研制周期。并且由于專用集成電路帶有標(biāo)準(zhǔn)的RS232接口，可以直接與通信模塊連接，構(gòu)成激光遙測實時監(jiān)控系統(tǒng)，通過LED實時顯示測距結(jié)果。這樣使得激光測距系統(tǒng)只需由激光器LD、接收PD和一片集成電路組成即可，提出了橋梁的位移監(jiān)測技術(shù)方法，并設(shè)計出一種針對橋梁的位移監(jiān)測的具有既便攜、有效又經(jīng)濟(jì)實用的監(jiān)測樣機(jī)。 本文基于xil inx公司提供的開發(fā)環(huán)境(ise8.2)、和Virtex2P系列XC2VP30的開發(fā)版來設(shè)計的，提出一種基于方波的利用DCM(數(shù)字時鐘管理器)檢相的相位式測距方法；采用三把側(cè)尺頻率分別是30MHz、3MHz、lOkHz，對應(yīng)的測尺長度分別為5米、50米和15000米，對應(yīng)的精度分別為±0.02米、±0.5米和±5米。設(shè)計了一套激光測距全數(shù)字信號處理系統(tǒng)。為了證明本系統(tǒng)的準(zhǔn)確性，另外設(shè)計了一套利用延時的方法來模擬激光光路，經(jīng)過測試，證明利用DCM檢相的相位式測距方法對于橋梁的位移監(jiān)測是可行的，測量精度和測量結(jié)果也滿足設(shè)計方案要求。
標(biāo)簽： FPGA 全數(shù)字 信號處理 激光測距
上傳時間： 2013-06-12
上傳用戶：fanboynet
人臉識別技術(shù)繼指紋識別、虹膜識別以及聲音識別等生物識別技術(shù)之后，以其獨特的方便、經(jīng)濟(jì)及準(zhǔn)確性而越來越受到世人的矚目。作為人臉識別系統(tǒng)的重要環(huán)節(jié)—人臉檢測，隨著研究的深入和應(yīng)用的擴(kuò)大，在視頻會議、圖像檢索、出入口控制以及智能人機(jī)交互等領(lǐng)域有著重要的應(yīng)用前景，發(fā)展速度異常迅猛。 FPGA的制造技術(shù)不斷發(fā)展，它的功能、應(yīng)用和可靠性逐漸增加，在各個行業(yè)也顯現(xiàn)出自身的優(yōu)勢。FPGA允許用戶根據(jù)自己的需要來建立自己的模塊，為用戶的升級和改進(jìn)留下廣闊的空間。并且速度更高，密度也更大，其設(shè)計方法的靈活性降低了整個系統(tǒng)的開發(fā)成本，F(xiàn)PGA 設(shè)計成為電子自動化設(shè)計行業(yè)不可缺少的方法。 本文從人臉檢測算法入手，總結(jié)基于FPGA上的嵌入式系統(tǒng)設(shè)計方法，使用IBM的Coreconnect掛接自定義模塊技術(shù)。經(jīng)過訓(xùn)練分類器、定點化、以及硬件加速等方法后，能夠使人臉檢測系統(tǒng)在基于Xilinx的Virtex II Pro開發(fā)板上平臺上，達(dá)到實時的檢測效果。本文工作和成果可以具體描述如下： 1. 算法分析：對于人臉檢測算法，首先確保的是檢測率的準(zhǔn)確性程度。本文所采用的是基于Paul Viola和Michael J.Jones提出的一種基于Adaboost算法的人臉檢測方法。算法中較多的是積分圖的特征值計算，這便于進(jìn)一步的硬件設(shè)計。同時對檢測算法進(jìn)行耗時分析確定運行速度的瓶頸。 2. 軟硬件功能劃分：這一步考慮市場可以提供的資源狀況，又要考慮系統(tǒng)成本、開發(fā)時間等諸多因素。Xilinx公司提供的Virtex II Pro開發(fā)板，在上面有可以供利用的Power PC處理器、可擴(kuò)展的存儲器、I/O接口、總線及數(shù)據(jù)通道等，通過分析可以對算法進(jìn)行細(xì)致的劃分，實現(xiàn)需要加速的模塊。 3. 定點化：在Adaboost算法中，需要進(jìn)行大量的浮點計算。這里采用的方法是直接對數(shù)據(jù)位進(jìn)行操作它提取指數(shù)和尾數(shù)，然后對尾數(shù)執(zhí)行移位操作。 4. 改進(jìn)檢測用的級聯(lián)分類器的訓(xùn)練，提出可以迅速提高分類能力、特征數(shù)量大大減小的一種訓(xùn)練方法。 5. 最后對系統(tǒng)的整體進(jìn)行了驗證。實驗表明，在視頻輸入輸出接入的同時，人臉檢測能夠達(dá)到17fps的檢測速度，并且獲得了很好的檢測率以及較低的誤檢率。
標(biāo)簽： FPGA 人臉檢測 系統(tǒng)設(shè)計
上傳時間： 2013-04-24
上傳用戶：大融融rr
在視頻傳輸系統(tǒng)中，最大障礙是視頻數(shù)據(jù)的大數(shù)據(jù)量傳輸。故壓縮就顯得尤為必要。MJPEG是以25幀每秒傳輸?shù)腏PEG圖像。本文根據(jù)JPEG基本壓縮模式，通過前端圖像采集芯片輸出標(biāo)準(zhǔn)的4：2：2格式的圖像流，在XILINX公司的SPARTAN IIE芯片下壓縮，獲得了良好效果，壓縮比達(dá)到10：1。中間的各個環(huán)節(jié)同MATLAB下同等壓縮相比，除了精度上有點差別外，基本一致。同專用芯片相比，比專用芯片靈活得多，F(xiàn)PGA內(nèi)部全部是可編程，燒寫不同的程序便可實現(xiàn)不同的壓縮。同DSP相比，壓縮時間極大的提高，同周霖的“基于DSP技術(shù)的靜態(tài)圖像壓縮編碼”一文中編碼所需的時間進(jìn)行比較(DCT變換消耗4224個指令，量化Z排序耗960指令，huffman編碼至少耗1400指令)，假設(shè)令其采用6000系列DSP，指令周期為6ns，運算速度為1336MIPS。壓縮一個8*8DCT塊，采用高檔的DSP，消耗39tJs，而采用27M的FPGA只需6us，若采用FPGA內(nèi)部自帶的DLL將時鐘倍頻到54M，則只需要3us．本設(shè)計同傳統(tǒng)的壓縮實現(xiàn)方式相比，在速度和靈活性上有了極大的提高。
上傳時間： 2013-04-24
上傳用戶：TI初學(xué)者
正交頻分復(fù)用(OFDM)技術(shù)是一種多載波數(shù)字調(diào)制技術(shù)，具有頻譜利用率高、抗多徑干擾能力強、成本低等特點，適合無線通信的高速化、寬帶化及移動化的需求，將成為下一代無線通信系統(tǒng)(4G)的核心調(diào)制傳輸技術(shù)。 本文首先描述了OFDM技術(shù)的基本原理。對OFDM的調(diào)制解調(diào)以及其中涉及的特性和關(guān)鍵技術(shù)等做了理論上的分析，指出了OFDM區(qū)別于其他調(diào)制技術(shù)的巨大優(yōu)勢；然后針對OFDM中的信道估計技術(shù)，深入分析了基于FFT級聯(lián)的信道估計理論和基于聯(lián)合最大似然函數(shù)的半盲分組估計理論，在此基礎(chǔ)上詳細(xì)研究描述了用于OFDM系統(tǒng)的迭代的最大似然估計算法，并利用Matlab做了相應(yīng)的仿真比較，驗證了它們的有效性。 而后，在Matlab中應(yīng)用Simulink工具構(gòu)建OFDM系統(tǒng)仿真平臺。在此平臺上，對OFDM系統(tǒng)在多徑衰落、高斯白噪聲等多種不同的模型參數(shù)下進(jìn)行了仿真，并給出了數(shù)據(jù)曲線，通過分析結(jié)果可正確評價OFDM系統(tǒng)在多個方面的性能。 在綜合了OFDM的系統(tǒng)架構(gòu)和仿真分析之后，設(shè)計并實現(xiàn)了基于FPGA的OFDM調(diào)制解調(diào)系統(tǒng)。首先根據(jù)802.16協(xié)議和OFDM系統(tǒng)的具體要求，設(shè)定了合理的參數(shù)；然后從調(diào)制器和解調(diào)器的具體組成模塊入手，對串/并轉(zhuǎn)換，QPSK映射，過采樣處理，插入導(dǎo)頻，添加循環(huán)前綴，IFFT/FFT，幀同步檢測等各個模塊進(jìn)行硬件設(shè)計，詳細(xì)介紹了各個模塊的設(shè)計和實現(xiàn)過程，并給出了相應(yīng)的仿真波形和參數(shù)說明。其中，針對定點運算的局限性，為系統(tǒng)設(shè)計并自定義了24位的浮點運算格式，參與傅立葉反變換和傅立葉變換的運算，在系統(tǒng)參數(shù)允許的范圍內(nèi)，充分利用了有限資源，提高了系統(tǒng)運算精度；然后重點描述了基于FPGA的快速傅立葉變換算法的改進(jìn)、優(yōu)化和設(shè)計實現(xiàn)，針對原始快速傅立葉變換FPGA實現(xiàn)算法運算空閑時間過多，資源占用較大的問題，提出了帶有流水作業(yè)功能、資源占用較少的快速傅立葉變換優(yōu)化算法設(shè)計方案，使之運用于OFDM基帶處理系統(tǒng)當(dāng)中并加以實現(xiàn)，結(jié)果滿足系統(tǒng)參數(shù)的需求。最后以理論分析為依據(jù)，對整個OFDM的基帶處理系統(tǒng)進(jìn)行了系統(tǒng)調(diào)試與性能分析，證明了設(shè)計的可行性。 綜上所述，本文完成了一個基于FPGA的OFDM基帶處理系統(tǒng)的設(shè)計、仿真和實現(xiàn)。本設(shè)計為OFDM通信系統(tǒng)的進(jìn)一步改進(jìn)提供了大量有用的數(shù)據(jù)。
標(biāo)簽： FPGA OFDM 調(diào)制解調(diào)器
上傳時間： 2013-04-24
上傳用戶：vaidya1bond007b1
本文以Turbo碼編譯碼器的FPGA實現(xiàn)為目標(biāo)，對Turbo碼的編譯碼算法和用硬件語言將其實現(xiàn)進(jìn)行了深入的研究。 首先，在理論上對Turbo碼的編譯碼原理進(jìn)行了介紹，確定了Max-log-MAF算法的譯碼算法，結(jié)合CCSDS標(biāo)準(zhǔn)，在實現(xiàn)編碼器時，針對標(biāo)準(zhǔn)中給定的幀長、碼率與交織算法，以及偽隨機(jī)序列模塊與幀同步模塊，提出了相應(yīng)解決方案；而在相應(yīng)的譯碼器設(shè)計中，采用了FPGA設(shè)計中“自上而下”的設(shè)計方法，權(quán)衡硬件實現(xiàn)復(fù)雜度與處理時延等因素，優(yōu)先考慮面積因素，提高元件的重復(fù)利用率和降低電路復(fù)雜度，來實現(xiàn)Turbo碼的Max-log-MAP算法譯碼。把整個系統(tǒng)分割成不同的功能模塊，分別闡述了實現(xiàn)過程。 然后，基于Verilog HDL 設(shè)計出12位固點數(shù)據(jù)的Turbo編譯碼器以及仿真驗證平臺，與用Matlab語言設(shè)計的相同指標(biāo)的浮點數(shù)據(jù)譯碼器進(jìn)行性能比較，得到該設(shè)計的功能驗證。 最后，研究了Tuxbo碼譯碼器幾項最新技術(shù)，如滑動窗譯碼，歸一化處理，停止迭代技術(shù)結(jié)合流水線電路設(shè)計，將改進(jìn)后的譯碼器與先前設(shè)計的譯碼器分別在ISE開發(fā)環(huán)境中針對目標(biāo)器件xilinx Virtex-Ⅱ500進(jìn)行電路綜合，證實了這些改進(jìn)技術(shù)能有效地提高譯碼器的吞吐量，減少譯碼時延和存儲器面積從而降低功耗。
上傳時間： 2013-04-24
上傳用戶：haohaoxuexi
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
