三路課存儲 掉電不丟失的數(shù)據(jù)pwm調(diào)光 原程序
標簽: pwm 存儲 掉電 數(shù)據(jù)
上傳時間: 2016-10-30
上傳用戶:l254587896
透過電腦觀察紅外線和無線波形,有線路圖,自己做
標簽: 波形
上傳時間: 2014-01-13
上傳用戶:lvzhr
Computer Networks 4th Ed 學(xué)習(xí)電腦網(wǎng)路的實用原文書
上傳時間: 2013-12-18
上傳用戶:磊子226
龍族全部地圖端口(地圖全開的Mapserver),path的路徑請按照自己電腦上的路徑設(shè)置
上傳時間: 2017-08-02
上傳用戶:han_zh
元器件樣本專輯 116冊 3.03G深圳森霸光電公司 光敏傳感器系列 11.4M.rar
標簽:
上傳時間: 2014-05-05
上傳用戶:時代將軍
PCIE X4轉(zhuǎn)4路千兆網(wǎng)intel_i350 e2prom+spiflash 4光口4電口配置文件,用于I350網(wǎng)卡硬件開發(fā):i350_at25256_NET.bini350_at25256_SFP.bini350_m25p40_NET.bini350_m25p40_SFP.bin
標簽: pcie
上傳時間: 2021-11-26
上傳用戶:
ST188光耦隔離+LM339四路比較器電路 Altium設(shè)計 硬件原理圖+PCB文件
上傳時間: 2022-04-06
上傳用戶:
隨著數(shù)字時代的到來,信息化程度的不斷提高,人們相互之間的信息和數(shù)據(jù)交換日益增加。正交幅度調(diào)制器(QAM Modulator)作為一種高頻譜利用率的數(shù)字調(diào)制方式,在數(shù)字電視廣播、固定寬帶無線接入、衛(wèi)星通信、數(shù)字微波傳輸?shù)葘拵ㄐ蓬I(lǐng)域得到了廣泛應(yīng)用。 近年來,集成電路和數(shù)字通信技術(shù)飛速發(fā)展,F(xiàn)PGA作為集成度高、使用方便、代碼可移植性等優(yōu)點的通用邏輯開發(fā)芯片,在電子設(shè)計行業(yè)深受歡迎,市場占有率不斷攀升。本文研究基于FPGA與AD9857實現(xiàn)四路QAM調(diào)制的全過程。FPGA實現(xiàn)信源處理、信道編碼輸出四路基帶I/Q信號,AD9857實現(xiàn)對四路I/Q信號的調(diào)制,輸出中頻信號。本文具體內(nèi)容總結(jié)如下: 1.介紹國內(nèi)數(shù)字電視發(fā)展狀況、國內(nèi)國際的數(shù)字電視標準,并詳細介紹國內(nèi)有線電視的系統(tǒng)組成及QAM調(diào)制器的發(fā)展過程。 2.研究了QAM調(diào)制原理,其中包括信源編碼、TS流標準格式轉(zhuǎn)換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過程,包括能量擴散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設(shè)計,其中包括詳細研究了FPGA與AD9857的電路設(shè)計、在allegro下的PCB設(shè)計及光繪文件的制作,并做成成品。 4.簡單介紹了FPGA的開發(fā)流程。 5.深入研究了基于FPAG代碼開發(fā),其中主要包括I2C接口實現(xiàn),ASI到SPI的轉(zhuǎn)換,信道編碼中的TS流包處理、能量擴散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼的實現(xiàn)及AD9857的FPGA控制使其實現(xiàn)四路QAM的調(diào)制。 6.介紹代碼測試、電路測試及系統(tǒng)指標測試。 最終系統(tǒng)指標測試表明基于FPGA與AD9857的四路DVB-C調(diào)制器基本達到了國標的要求。
上傳時間: 2013-04-24
上傳用戶:sn2080395
近年來提出的光突發(fā)交換OBS(Optical.Burst Switching)技術(shù),結(jié)合了光路交換(OCS)與光分組交換(OPS)的優(yōu)點,有效支持高突發(fā)、高速率的多種業(yè)務(wù),成為目前研究的熱點和前沿。 本論文圍繞國家“863”計劃資助課題“光突發(fā)交換關(guān)鍵技術(shù)和試驗系統(tǒng)”,主要涉及兩個方面:LOBS邊緣節(jié)點核心板和光板FPGA的實現(xiàn)方案,重點關(guān)注于邊緣節(jié)點核心板突發(fā)包組裝算法。 本文第一章首先介紹LOBS網(wǎng)絡(luò)的背景、架構(gòu),分析了LOBS網(wǎng)絡(luò)的關(guān)鍵技術(shù),然后介紹了本論文后續(xù)章節(jié)研究的主要內(nèi)容。 第二章介紹了LOBS邊緣節(jié)點的總體結(jié)構(gòu),主要由核心板和光板組成。核心板包括千兆以太網(wǎng)物理層接入芯片,突發(fā)包組裝FPGA,突發(fā)包調(diào)度FPGA,SDRAM以及背板驅(qū)動芯片($2064)等硬件模塊。光板包括$2064,發(fā)射FPGA,接收FPGA,光發(fā)射機,光接收機,CDR等硬件模塊。論文對這些軟硬件資源進行了詳細介紹,重點關(guān)注于各FPGA與其余硬件資源的接口。 第三章闡明了LOBS邊緣節(jié)點FPGA的具體實現(xiàn)方法,分為核心板突發(fā)包組裝FPGA和光板FPGA兩部分。核心板FPGA對數(shù)據(jù)和描述信息分別存儲,僅對描述信息進行處理,提高了組裝效率。在維護突發(fā)包信息時,實時查詢和更新FEC配置表,保證了對FEE狀態(tài)表維護的靈活性。在讀寫SDRAM時都采用整頁突發(fā)讀寫模式,對MAC幀整幀一次性寫入,讀取時采用超前預(yù)讀模式,對SDRAM內(nèi)存的使用采取即時申請方式,十分靈活高效。光板FPGA分為發(fā)射和接收兩個方向,主要是將進入FPGA的數(shù)據(jù)進行同步后按照指定的格式發(fā)送。 第四章總結(jié)了論文的主要內(nèi)容,并對LOBS技術(shù)進行展望。本論文組幀算法采用動態(tài)組裝參數(shù)表的方法,可以充分支持各種擴展,包括自適應(yīng)動態(tài)組裝算法。
上傳時間: 2013-05-26
上傳用戶:AbuGe
隨著集成電路頻率的提高和多核時代的到來,傳統(tǒng)的高速電互連技術(shù)面臨著越來越嚴重的瓶頸問題,而高速下的光互連具有電互連無法比擬的優(yōu)勢,成為未來電互連的理想替代者,也成為科學(xué)研究的熱點問題。目前,由OIF(Optical Intemetworking Forum,光網(wǎng)絡(luò)論壇)論壇提出的甚短距離光互連協(xié)議,主要面向主干網(wǎng),其延遲、功耗、兼容性等都不能滿足板間、芯片間光互連的需要,因此,研究定制一種適用于板級、芯片級的光互連協(xié)議具有非常重要的研究意義。 本論文將協(xié)議功能分為數(shù)據(jù)鏈路層和物理層來設(shè)計,鏈路層功能包括了協(xié)議原語設(shè)計,數(shù)據(jù)幀格式和數(shù)據(jù)傳輸流程設(shè)計,流量控制機制設(shè)計,協(xié)議通道初始化設(shè)計,錯誤檢測機制設(shè)計和空閑字符產(chǎn)生、時鐘補償方式設(shè)計;物理層功能包含了數(shù)據(jù)的串化和解串功能,多通道情況下的綁定功能,數(shù)據(jù)編解碼功能等。 然后,文章采用FPGA(Field Programmable Gate Array,現(xiàn)場可編程門陣列)技術(shù)實現(xiàn)了定制協(xié)議的單通道模式。重點是數(shù)據(jù)鏈路層的實現(xiàn),物理層采用定制具備其功能的IP(Intellectual Property,知識產(chǎn)權(quán))——RocketIO來實現(xiàn)。實現(xiàn)的過程中,采用了Xilinx公司的ISE(Integrated System Environment,集成開發(fā)環(huán)境)開發(fā)流程,使用的設(shè)計工具包括:ISE,ModelSim,Synplify Pro,ChipScope等。 最后,本文對實現(xiàn)的協(xié)議進行了軟件仿真和上扳測試,訪真和測試結(jié)果表明,實現(xiàn)的單通道模式,支持的最高串行頻率達到3.5GHz,完全滿足了光互連驗證系統(tǒng)初期的要求,同時由RocketIO的高速串行差分口得到的眼圖質(zhì)量良好,表明對物理層IP的定制是成功的。
上傳時間: 2013-06-28
上傳用戶:guh000
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1