隨著集成電路頻率的提高和多核時代的到來,傳統(tǒng)的高速電互連技術(shù)面臨著越來越嚴(yán)重的瓶頸問題,而高速下的光互連具有電互連無法比擬的優(yōu)勢,成為未來電互連的理想替代者,也成為科學(xué)研究的熱點(diǎn)問題。目前,由OIF(Optical Intemetworking Forum,光網(wǎng)絡(luò)論壇)論壇提出的甚短距離光互連協(xié)議,主要面向主干網(wǎng),其延遲、功耗、兼容性等都不能滿足板間、芯片間光互連的需要,因此,研究定制一種適用于板級、芯片級的光互連協(xié)議具有非常重要的研究意義。 本論文將協(xié)議功能分為數(shù)據(jù)鏈路層和物理層來設(shè)計,鏈路層功能包括了協(xié)議原語設(shè)計,數(shù)據(jù)幀格式和數(shù)據(jù)傳輸流程設(shè)計,流量控制機(jī)制設(shè)計,協(xié)議通道初始化設(shè)計,錯誤檢測機(jī)制設(shè)計和空閑字符產(chǎn)生、時鐘補(bǔ)償方式設(shè)計;物理層功能包含了數(shù)據(jù)的串化和解串功能,多通道情況下的綁定功能,數(shù)據(jù)編解碼功能等。 然后,文章采用FPGA(Field Programmable Gate Array,現(xiàn)場可編程門陣列)技術(shù)實(shí)現(xiàn)了定制協(xié)議的單通道模式。重點(diǎn)是數(shù)據(jù)鏈路層的實(shí)現(xiàn),物理層采用定制具備其功能的IP(Intellectual Property,知識產(chǎn)權(quán))——RocketIO來實(shí)現(xiàn)。實(shí)現(xiàn)的過程中,采用了Xilinx公司的ISE(Integrated System Environment,集成開發(fā)環(huán)境)開發(fā)流程,使用的設(shè)計工具包括:ISE,ModelSim,Synplify Pro,ChipScope等。 最后,本文對實(shí)現(xiàn)的協(xié)議進(jìn)行了軟件仿真和上扳測試,訪真和測試結(jié)果表明,實(shí)現(xiàn)的單通道模式,支持的最高串行頻率達(dá)到3.5GHz,完全滿足了光互連驗(yàn)證系統(tǒng)初期的要求,同時由RocketIO的高速串行差分口得到的眼圖質(zhì)量良好,表明對物理層IP的定制是成功的。
標(biāo)簽:
FPGA
板級
光互連
協(xié)議研究
上傳時間:
2013-06-28
上傳用戶:guh000