主要介紹一種基于Philips 公司的MF RC500 的射頻識別讀寫器的設(shè)計(jì)：首先介紹系統(tǒng)的組成以及MF RC500的特性,接著給出天線的設(shè)計(jì)規(guī)范,最后給出MCU 89C52與MF RC500的接口
上傳時(shí)間： 2013-05-20
上傳用戶：hzy5825468
隨著金融行業(yè)的不斷發(fā)展，IC智能卡正在并已經(jīng)融入當(dāng)今信息技術(shù)的主流，人們已愈來愈多地開始接受和使用IC智能卡。根據(jù)應(yīng)用環(huán)境的不同，傳統(tǒng)的IC卡讀寫機(jī)具可以分為兩種：座式IC卡讀寫器和IC卡手持POS機(jī)。無線局域網(wǎng)、嵌入式系統(tǒng)和生物鑒別三種技術(shù)相結(jié)合的IC卡手持POS機(jī)是一種很好的方式。因此我們提出了一種基于ARM+DSP協(xié)作架構(gòu)的射頻IC卡無線手持POS機(jī)設(shè)計(jì)方案。 本文首先介紹了ARM+DSP嵌入式系統(tǒng)，指紋識別技術(shù)和無線數(shù)傳技術(shù)，提出了ARM+DSP協(xié)作架構(gòu)的雙處理器連接方案。之后，給出了系統(tǒng)的總體結(jié)構(gòu)圖，包括硬件部分和軟件部分。 硬件部分為ARM和DSP兩個(gè)子系統(tǒng)，分別以LPC2210和TMS320VC54025為核心，加上存儲器和各種外設(shè)。詳細(xì)說明了兩個(gè)CPU通過HPI主機(jī)方式進(jìn)行通信、主機(jī)系統(tǒng)的主控處理器LPC2210外設(shè)的接口電路設(shè)計(jì)。 軟件部分包括嵌入式μ C/OS-Ⅱ移植要點(diǎn)，任務(wù)設(shè)計(jì)，驅(qū)動程序設(shè)計(jì)等。詳細(xì)說明了在嵌入式μ C/OS-Ⅱ平臺中，顯示任務(wù)，鍵盤任務(wù)和IC卡讀寫任務(wù)設(shè)計(jì)過程以及它們的驅(qū)動程序的代碼的編寫。 本課題的研究己取得階段性成果，能夠?qū)崿F(xiàn)一些基本的功能。
標(biāo)簽： ARMDSP POS 架構(gòu) 射頻
上傳時(shí)間： 2013-06-07
上傳用戶：黑漆漆
TLP521光耦和2sc2120三極管，IRF9140組成的驅(qū)動電路
上傳時(shí)間： 2013-07-07
上傳用戶：西伯利亞
LED照明已確然成為一項(xiàng)主流技術(shù)。該項(xiàng)技術(shù)正日臻成熟，標(biāo)志之一就是大量LED照明標(biāo)準(zhǔn)和規(guī)范的陸續(xù)出臺。嚴(yán)格的效率要求已存在相當(dāng)一段時(shí)間了，今后仍將不斷提高。但近段時(shí)間，LED照明設(shè)計(jì)師的工作卻更為棘手了，因?yàn)橐瑫r(shí)滿足以下兩項(xiàng)要求：既要用針對白熾燈的調(diào)光器來實(shí)現(xiàn)調(diào)光控制功能，又要實(shí)現(xiàn)高功率因數(shù)性能。
標(biāo)簽： LED 照明應(yīng)用 無閃爍調(diào)光
上傳時(shí)間： 2013-05-27
上傳用戶：cknck
近年來提出的光突發(fā)交換OBS(Optical．Burst Switching)技術(shù)，結(jié)合了光路交換(OCS)與光分組交換(OPS)的優(yōu)點(diǎn)，有效支持高突發(fā)、高速率的多種業(yè)務(wù)，成為目前研究的熱點(diǎn)和前沿。 本論文圍繞國家“863”計(jì)劃資助課題“光突發(fā)交換關(guān)鍵技術(shù)和試驗(yàn)系統(tǒng)”，主要涉及兩個(gè)方面：LOBS邊緣節(jié)點(diǎn)核心板和光板FPGA的實(shí)現(xiàn)方案，重點(diǎn)關(guān)注于邊緣節(jié)點(diǎn)核心板突發(fā)包組裝算法。 本文第一章首先介紹LOBS網(wǎng)絡(luò)的背景、架構(gòu)，分析了LOBS網(wǎng)絡(luò)的關(guān)鍵技術(shù)，然后介紹了本論文后續(xù)章節(jié)研究的主要內(nèi)容。 第二章介紹了LOBS邊緣節(jié)點(diǎn)的總體結(jié)構(gòu)，主要由核心板和光板組成。核心板包括千兆以太網(wǎng)物理層接入芯片，突發(fā)包組裝FPGA，突發(fā)包調(diào)度FPGA，SDRAM以及背板驅(qū)動芯片($2064)等硬件模塊。光板包括$2064，發(fā)射FPGA，接收FPGA，光發(fā)射機(jī)，光接收機(jī)，CDR等硬件模塊。論文對這些軟硬件資源進(jìn)行了詳細(xì)介紹，重點(diǎn)關(guān)注于各FPGA與其余硬件資源的接口。 第三章闡明了LOBS邊緣節(jié)點(diǎn)FPGA的具體實(shí)現(xiàn)方法，分為核心板突發(fā)包組裝FPGA和光板FPGA兩部分。核心板FPGA對數(shù)據(jù)和描述信息分別存儲，僅對描述信息進(jìn)行處理，提高了組裝效率。在維護(hù)突發(fā)包信息時(shí)，實(shí)時(shí)查詢和更新FEC配置表，保證了對FEE狀態(tài)表維護(hù)的靈活性。在讀寫SDRAM時(shí)都采用整頁突發(fā)讀寫模式，對MAC幀整幀一次性寫入，讀取時(shí)采用超前預(yù)讀模式，對SDRAM內(nèi)存的使用采取即時(shí)申請方式，十分靈活高效。光板FPGA分為發(fā)射和接收兩個(gè)方向，主要是將進(jìn)入FPGA的數(shù)據(jù)進(jìn)行同步后按照指定的格式發(fā)送。 第四章總結(jié)了論文的主要內(nèi)容，并對LOBS技術(shù)進(jìn)行展望。本論文組幀算法采用動態(tài)組裝參數(shù)表的方法，可以充分支持各種擴(kuò)展，包括自適應(yīng)動態(tài)組裝算法。
標(biāo)簽： LOBS FPGA 節(jié)點(diǎn)
上傳時(shí)間： 2013-05-26
上傳用戶：AbuGe
射頻和無線技術(shù)入門,絕對的從零開始，Caribbean j. Weisman 著
上傳時(shí)間： 2013-04-24
上傳用戶：xiaowei314
隨著我國經(jīng)濟(jì)的高速發(fā)展，各類建設(shè)工程越來越多，這導(dǎo)致了國家對工程機(jī)械的需求越來越大，要求也越來越高。在機(jī)械和液壓技術(shù)已發(fā)展成熟的今天，信息化和智能化成了工程機(jī)械進(jìn)行產(chǎn)品性能提升的新的突破口。而無線遙控技術(shù)是信息化的一個(gè)重要方面。 鑒于工程機(jī)械設(shè)備對無線遙控設(shè)備的需求，本文研制了用于工程機(jī)械的無線遙控器。因?yàn)楣こ虣C(jī)械對遙控通信的可靠性、抗干擾性和通信距離都有比較高的要求，所以本文沒有選擇紅外、藍(lán)牙等技術(shù)作為通信手段，而是選用高性能的射頻芯片ADF7020來搭建射頻模塊。在控制器方面，考慮到通信過程中需要進(jìn)行非常復(fù)雜的編解碼運(yùn)算，所以本文選用了運(yùn)算速率較快的32位ARM核微控制器LPC2119。 論文首先在對上述兩塊主芯片進(jìn)行深入研究的基礎(chǔ)上介紹了它們的功能特點(diǎn)和參數(shù)性能，與此同時(shí)還介紹了嵌入式系統(tǒng)開發(fā)的相關(guān)知識。接著基于這兩塊芯片對遙控器的實(shí)施方案進(jìn)行了設(shè)計(jì)，包括硬件系統(tǒng)和軟件系統(tǒng)兩方面的內(nèi)容，這構(gòu)成了論文的主體內(nèi)容之一。然后論文詳細(xì)深入的研究和討論了對遙控器通信性能起關(guān)鍵作用的差錯控制系統(tǒng)。研究內(nèi)容包括循環(huán)碼、CRC碼、RS碼和交織技術(shù)等一系列的信道編碼理論，并且給出了各種編解碼的實(shí)現(xiàn)方法。基于這些理論，論文設(shè)計(jì)了一種CRC碼、RS碼以及交織技術(shù)相結(jié)合的差錯控制方法并將其應(yīng)用在遙控器中，實(shí)際測試證明該方法從很大程度上提升了遙控器的通信性能。此外，還實(shí)現(xiàn)了遙控器的跳頻功能，可以有效的抵抗同頻干擾。論文的最后簡要介紹了系統(tǒng)開發(fā)調(diào)試環(huán)境以及仿真工具，并總結(jié)了軟件實(shí)現(xiàn)過程中對一些關(guān)鍵問題的處理辦法。
標(biāo)簽： ARM 射頻技術(shù) 工程機(jī)械 遙控器
上傳時(shí)間： 2013-05-18
上傳用戶：yyyyyyyyyy
隨著集成電路頻率的提高和多核時(shí)代的到來，傳統(tǒng)的高速電互連技術(shù)面臨著越來越嚴(yán)重的瓶頸問題，而高速下的光互連具有電互連無法比擬的優(yōu)勢，成為未來電互連的理想替代者，也成為科學(xué)研究的熱點(diǎn)問題。目前，由OIF(Optical Intemetworking Forum，光網(wǎng)絡(luò)論壇)論壇提出的甚短距離光互連協(xié)議，主要面向主干網(wǎng)，其延遲、功耗、兼容性等都不能滿足板間、芯片間光互連的需要，因此，研究定制一種適用于板級、芯片級的光互連協(xié)議具有非常重要的研究意義。 本論文將協(xié)議功能分為數(shù)據(jù)鏈路層和物理層來設(shè)計(jì)，鏈路層功能包括了協(xié)議原語設(shè)計(jì)，數(shù)據(jù)幀格式和數(shù)據(jù)傳輸流程設(shè)計(jì)，流量控制機(jī)制設(shè)計(jì)，協(xié)議通道初始化設(shè)計(jì)，錯誤檢測機(jī)制設(shè)計(jì)和空閑字符產(chǎn)生、時(shí)鐘補(bǔ)償方式設(shè)計(jì)；物理層功能包含了數(shù)據(jù)的串化和解串功能，多通道情況下的綁定功能，數(shù)據(jù)編解碼功能等。 然后，文章采用FPGA(Field Programmable Gate Array,現(xiàn)場可編程門陣列)技術(shù)實(shí)現(xiàn)了定制協(xié)議的單通道模式。重點(diǎn)是數(shù)據(jù)鏈路層的實(shí)現(xiàn)，物理層采用定制具備其功能的IP(Intellectual Property,知識產(chǎn)權(quán))——RocketIO來實(shí)現(xiàn)。實(shí)現(xiàn)的過程中，采用了Xilinx公司的ISE(Integrated System Environment,集成開發(fā)環(huán)境)開發(fā)流程，使用的設(shè)計(jì)工具包括:ISE，ModelSim，Synplify Pro,ChipScope等。 最后，本文對實(shí)現(xiàn)的協(xié)議進(jìn)行了軟件仿真和上扳測試，訪真和測試結(jié)果表明，實(shí)現(xiàn)的單通道模式，支持的最高串行頻率達(dá)到3.5GHz，完全滿足了光互連驗(yàn)證系統(tǒng)初期的要求，同時(shí)由RocketIO的高速串行差分口得到的眼圖質(zhì)量良好，表明對物理層IP的定制是成功的。
標(biāo)簽： FPGA 板級 光互連 協(xié)議研究
上傳時(shí)間： 2013-06-28
上傳用戶：guh000
介紹了線性模擬光耦器件HCNR201的基本原理；闡述了利用該芯片對電壓量進(jìn)行隔離測量的測試原理以及硬件電路；給出了試驗(yàn)數(shù)據(jù)以及數(shù)據(jù)處理結(jié)果；證明了改種測試方法的準(zhǔn)確性。關(guān)鍵詞:HCNR
上傳時(shí)間： 2013-07-28
上傳用戶：pompey
數(shù)字射頻存儲器(Digital Radio FreqlJencyr：Memory DRFM)具有對射頻信號和微波信號的存儲、處理及傳輸能力，已成為現(xiàn)代雷達(dá)系統(tǒng)的重要部件。現(xiàn)代雷達(dá)普遍采用了諸如脈沖壓縮、相位編碼等更為復(fù)雜的信號處理技術(shù)，DRFM由于具有處理這些相干波形的能力，被越來越廣泛地應(yīng)用于電子對抗領(lǐng)域作為射頻頻率源。目前，國內(nèi)外對DRFM技術(shù)的研究還處于起步階段，DRFM部件在采樣率、采樣精度及存儲容量等方面，還不能滿足現(xiàn)代雷達(dá)信號處理的要求。 本文介紹了DRFM的量化類型、基本組成及其工作原理，在現(xiàn)有的研究基礎(chǔ)上提出了一種便于工程實(shí)現(xiàn)的設(shè)計(jì)方法，給出了基于現(xiàn)場可編程門陣列(Field Programmable Gate Array FPGA)實(shí)現(xiàn)的幅度量化DRFM設(shè)計(jì)方案。本方案的采樣率為1 GHz、采樣精度12位，具體實(shí)現(xiàn)是采用4個(gè)采樣率為250 MHz的ADC并行交替等效時(shí)間采樣以達(dá)到1 GHz的采樣率。單通道內(nèi)采用數(shù)字正交采樣技術(shù)進(jìn)行相干檢波，用于保存信號復(fù)包絡(luò)的所有信息。利用FPGA器件實(shí)現(xiàn)DRFM的控制器和多路采樣數(shù)據(jù)緩沖器，采用硬件描述語言(Very High Speed}lardware Description Language VHDL)實(shí)現(xiàn)了DRFM電路的FPGA設(shè)計(jì)和功能仿真、時(shí)序分析。方案中采用了大量的低壓差分信號(Low Voltage Differential Signaling LVDS)邏輯的芯片，從而大大降低了系統(tǒng)的功耗，提高了系統(tǒng)工作的可靠性。本文最后對采用的數(shù)字信號處理算法進(jìn)行了仿真，仿真結(jié)果證明了設(shè)計(jì)方案的可行性。 本文提出的基于FPGA的多通道DRFM系統(tǒng)與基于專用FIFO存儲器的DRFM相比，具有更高的性能指標(biāo)和優(yōu)越性。
上傳時(shí)間： 2013-06-01
上傳用戶：lanwei
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
