蜜臀av免费一区二区三区,精品伦理一区二区三区,激情综合五月

光纖測試

紅外收-發-光敏管資料-21.6M.zip

專輯類-元器件樣本專輯-116冊-3.03G 紅外收-發-光敏管資料-21.6M.zip

標簽： 21.6 zip 紅外光敏管

上傳時間： 2013-06-17

上傳用戶：talenthn
用12C508實現LED三路七彩調光.rar

用12C508實現LED三路七彩調光的程序。······

標簽： 12C508 LED 調光

上傳時間： 2013-06-16

上傳用戶：yw14205
中大尺寸液晶電視AC-DC電源架構及最新LED背光方案.rar

中大尺寸液晶電視AC-DC電源架構及最新LED背光方案

標簽： AC-DC LED 大尺寸

上傳時間： 2013-07-01

上傳用戶：liu_yuankang
LED調光－DMX512燈光協義接收控制.rar

LED調光－DMX512燈光協義接收控制.對做LED的DMX調光很幫助的

標簽： LED DMX 512

上傳時間： 2013-04-24

上傳用戶：米卡
基于FPGA的甚短距離高速并行光傳輸系統研究

甚短距離傳輸(VSR)是一種用于短距離(約300 m～600m)內進行數據傳輸的光傳輸技術.它主要應用于網絡中的交換機、核心路由器(CR)、光交叉連接設備(OXC)、分插復用器(ADM)和波分復用(WDM)終端等不同層次設備之間的互連,具有構建方便、性能穩定和成本低等優點,是光通信技術發展的一個全新領域,逐漸成為國際通用的標準技術,成為全光網的一個重要組成部分. 本文深入研究了VSR并行光傳輸系統,完成了VSR技術的核心部分--轉換器子系統的設計與實現,使用現場可編程陣列FPGA(Field Programmable GateArray)來完成轉換器電路的設計和功能實現.深入研究現有VSR4-1.0和VSR4-3.0兩種并行傳輸標準,在其技術原理的基礎上,提出新的VSR并行方案,提高了多模光纖帶的信道利用率,充分利用系統總吞吐量大的優勢,為將來向更高速率升級提供了依據.根據萬兆以太網的技術特點和傳輸要求,提出并設計了用VSR技術實現局域和廣域萬兆以太網在較短距離上的高速互連的系統方案,成功地將VSR技術移植到萬兆以太網上,實現低成本、構建方便和性能穩定的高速短距離傳輸. 本文所有的設計均在Altera Stratix GX系列FPGA的EP1SGX25F1020C7上實現,采用Altera的Quartus Ⅱ開發工具和 Verilog HDL硬件描述語言完成了VSR4-1.0轉換器集成電路和萬兆以太網的SERDES的設計和仿真,并給出了各模塊的電路結構和仿真結果.仿真的結果表明,所有的設計均能正確的實現各自的功能,完全能夠滿足10Gb/s高速并行傳輸系統的要求.

標簽： FPGA 短距離光傳輸高速并行

上傳時間： 2013-07-14

上傳用戶：han0097
模電（康華光）第五版答案

康華光第五版模電答案，很全的啊，每個章節都有詳細的講解

標簽： 模電

上傳時間： 2013-07-06

上傳用戶：qqiang2006
TLP521光耦和三極管2sc2120、IRF9140組成的驅動電路

TLP521光耦和2sc2120三極管，IRF9140組成的驅動電路

標簽： 2120 9140 TLP 521

上傳時間： 2013-07-07

上傳用戶：西伯利亞
實現LED照明應用的無閃爍調光

LED照明已確然成為一項主流技術。該項技術正日臻成熟，標志之一就是大量LED照明標準和規范的陸續出臺。嚴格的效率要求已存在相當一段時間了，今后仍將不斷提高。但近段時間，LED照明設計師的工作卻更為棘手了，因為要同時滿足以下兩項要求：既要用針對白熾燈的調光器來實現調光控制功能，又要實現高功率因數性能。

標簽： LED 照明應用無閃爍調光

上傳時間： 2013-05-27

上傳用戶：cknck
LOBS邊緣節點突發包組裝和光板FPGA實現

近年來提出的光突發交換OBS(Optical．Burst Switching)技術，結合了光路交換(OCS)與光分組交換(OPS)的優點，有效支持高突發、高速率的多種業務，成為目前研究的熱點和前沿。本論文圍繞國家“863”計劃資助課題“光突發交換關鍵技術和試驗系統”，主要涉及兩個方面：LOBS邊緣節點核心板和光板FPGA的實現方案，重點關注于邊緣節點核心板突發包組裝算法。本文第一章首先介紹LOBS網絡的背景、架構，分析了LOBS網絡的關鍵技術，然后介紹了本論文后續章節研究的主要內容。第二章介紹了LOBS邊緣節點的總體結構，主要由核心板和光板組成。核心板包括千兆以太網物理層接入芯片，突發包組裝FPGA，突發包調度FPGA，SDRAM以及背板驅動芯片($2064)等硬件模塊。光板包括$2064，發射FPGA，接收FPGA，光發射機，光接收機，CDR等硬件模塊。論文對這些軟硬件資源進行了詳細介紹，重點關注于各FPGA與其余硬件資源的接口。第三章闡明了LOBS邊緣節點FPGA的具體實現方法，分為核心板突發包組裝FPGA和光板FPGA兩部分。核心板FPGA對數據和描述信息分別存儲，僅對描述信息進行處理，提高了組裝效率。在維護突發包信息時，實時查詢和更新FEC配置表，保證了對FEE狀態表維護的靈活性。在讀寫SDRAM時都采用整頁突發讀寫模式，對MAC幀整幀一次性寫入，讀取時采用超前預讀模式，對SDRAM內存的使用采取即時申請方式，十分靈活高效。光板FPGA分為發射和接收兩個方向，主要是將進入FPGA的數據進行同步后按照指定的格式發送。第四章總結了論文的主要內容，并對LOBS技術進行展望。本論文組幀算法采用動態組裝參數表的方法，可以充分支持各種擴展，包括自適應動態組裝算法。

標簽： LOBS FPGA 節點

上傳時間： 2013-05-26

上傳用戶：AbuGe
板級光互連協議研究與FPGA實現

隨著集成電路頻率的提高和多核時代的到來，傳統的高速電互連技術面臨著越來越嚴重的瓶頸問題，而高速下的光互連具有電互連無法比擬的優勢，成為未來電互連的理想替代者，也成為科學研究的熱點問題。目前，由OIF(Optical Intemetworking Forum，光網絡論壇)論壇提出的甚短距離光互連協議，主要面向主干網，其延遲、功耗、兼容性等都不能滿足板間、芯片間光互連的需要，因此，研究定制一種適用于板級、芯片級的光互連協議具有非常重要的研究意義。本論文將協議功能分為數據鏈路層和物理層來設計，鏈路層功能包括了協議原語設計，數據幀格式和數據傳輸流程設計，流量控制機制設計，協議通道初始化設計，錯誤檢測機制設計和空閑字符產生、時鐘補償方式設計；物理層功能包含了數據的串化和解串功能，多通道情況下的綁定功能，數據編解碼功能等。然后，文章采用FPGA(Field Programmable Gate Array,現場可編程門陣列)技術實現了定制協議的單通道模式。重點是數據鏈路層的實現，物理層采用定制具備其功能的IP(Intellectual Property,知識產權)——RocketIO來實現。實現的過程中，采用了Xilinx公司的ISE(Integrated System Environment,集成開發環境)開發流程，使用的設計工具包括:ISE，ModelSim，Synplify Pro,ChipScope等。最后，本文對實現的協議進行了軟件仿真和上扳測試，訪真和測試結果表明，實現的單通道模式，支持的最高串行頻率達到3.5GHz，完全滿足了光互連驗證系統初期的要求，同時由RocketIO的高速串行差分口得到的眼圖質量良好，表明對物理層IP的定制是成功的。

標簽： FPGA 板級光互連協議研究

上傳時間： 2013-06-28

上傳用戶：guh000