亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

光電經(jīng)緯儀

  • LED電源驅(qū)動器測試解決方案

    發(fā)光二極體(Light Emitting Diode, LED)為半導(dǎo)體發(fā)光之固態(tài)光源。它成為具省電、輕巧、壽命長、環(huán)保(不含汞)等優(yōu)點(diǎn)之新世代照明光源。目前LED已開始應(yīng)用於液晶顯示

    標(biāo)簽: LED 電源 方案 驅(qū)動器

    上傳時(shí)間: 2013-04-24

    上傳用戶:王慶才

  • 基于FPGA的甚短距離高速并行光傳輸系統(tǒng)研究

    甚短距離傳輸(VSR)是一種用于短距離(約300 m~600m)內(nèi)進(jìn)行數(shù)據(jù)傳輸?shù)墓鈧鬏敿夹g(shù).它主要應(yīng)用于網(wǎng)絡(luò)中的交換機(jī)、核心路由器(CR)、光交叉連接設(shè)備(OXC)、分插復(fù)用器(ADM)和波分復(fù)用(WDM)終端等不同層次設(shè)備之間的互連,具有構(gòu)建方便、性能穩(wěn)定和成本低等優(yōu)點(diǎn),是光通信技術(shù)發(fā)展的一個(gè)全新領(lǐng)域,逐漸成為國際通用的標(biāo)準(zhǔn)技術(shù),成為全光網(wǎng)的一個(gè)重要組成部分. 本文深入研究了VSR并行光傳輸系統(tǒng),完成了VSR技術(shù)的核心部分--轉(zhuǎn)換器子系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn),使用現(xiàn)場可編程陣列FPGA(Field Programmable GateArray)來完成轉(zhuǎn)換器電路的設(shè)計(jì)和功能實(shí)現(xiàn).深入研究現(xiàn)有VSR4-1.0和VSR4-3.0兩種并行傳輸標(biāo)準(zhǔn),在其技術(shù)原理的基礎(chǔ)上,提出新的VSR并行方案,提高了多模光纖帶的信道利用率,充分利用系統(tǒng)總吞吐量大的優(yōu)勢,為將來向更高速率升級提供了依據(jù).根據(jù)萬兆以太網(wǎng)的技術(shù)特點(diǎn)和傳輸要求,提出并設(shè)計(jì)了用VSR技術(shù)實(shí)現(xiàn)局域和廣域萬兆以太網(wǎng)在較短距離上的高速互連的系統(tǒng)方案,成功地將VSR技術(shù)移植到萬兆以太網(wǎng)上,實(shí)現(xiàn)低成本、構(gòu)建方便和性能穩(wěn)定的高速短距離傳輸. 本文所有的設(shè)計(jì)均在Altera Stratix GX系列FPGA的EP1SGX25F1020C7上實(shí)現(xiàn),采用Altera的Quartus Ⅱ開發(fā)工具和 Verilog HDL硬件描述語言完成了VSR4-1.0轉(zhuǎn)換器集成電路和萬兆以太網(wǎng)的SERDES的設(shè)計(jì)和仿真,并給出了各模塊的電路結(jié)構(gòu)和仿真結(jié)果.仿真的結(jié)果表明,所有的設(shè)計(jì)均能正確的實(shí)現(xiàn)各自的功能,完全能夠滿足10Gb/s高速并行傳輸系統(tǒng)的要求.

    標(biāo)簽: FPGA 短距離 光傳輸 高速并行

    上傳時(shí)間: 2013-07-14

    上傳用戶:han0097

  • 模電(康華光)第五版答案

    康華光第五版模電答案,很全的啊,每個(gè)章節(jié)都有詳細(xì)的講解

    標(biāo)簽: 模電

    上傳時(shí)間: 2013-07-06

    上傳用戶:qqiang2006

  • (臺達(dá))開關(guān)電源基本原理與設(shè)計(jì)介紹

    (臺達(dá))開關(guān)電源基本原理與設(shè)計(jì)介紹,比較實(shí)用

    標(biāo)簽: 開關(guān)電源

    上傳時(shí)間: 2013-06-15

    上傳用戶:ybysp008

  • TLP521光耦和三極管2sc2120、IRF9140組成的驅(qū)動電路

    TLP521光耦和2sc2120三極管,IRF9140組成的驅(qū)動電路

    標(biāo)簽: 2120 9140 TLP 521

    上傳時(shí)間: 2013-07-07

    上傳用戶:西伯利亞

  • 實(shí)現(xiàn)LED照明應(yīng)用的無閃爍調(diào)光

    LED照明已確然成為一項(xiàng)主流技術(shù)。該項(xiàng)技術(shù)正日臻成熟,標(biāo)志之一就是大量LED照明標(biāo)準(zhǔn)和規(guī)范的陸續(xù)出臺。嚴(yán)格的效率要求已存在相當(dāng)一段時(shí)間了,今后仍將不斷提高。但近段時(shí)間,LED照明設(shè)計(jì)師的工作卻更為棘手了,因?yàn)橐瑫r(shí)滿足以下兩項(xiàng)要求:既要用針對白熾燈的調(diào)光器來實(shí)現(xiàn)調(diào)光控制功能,又要實(shí)現(xiàn)高功率因數(shù)性能。

    標(biāo)簽: LED 照明應(yīng)用 無閃爍調(diào)光

    上傳時(shí)間: 2013-05-27

    上傳用戶:cknck

  • LOBS邊緣節(jié)點(diǎn)突發(fā)包組裝和光板FPGA實(shí)現(xiàn)

    近年來提出的光突發(fā)交換OBS(Optical.Burst Switching)技術(shù),結(jié)合了光路交換(OCS)與光分組交換(OPS)的優(yōu)點(diǎn),有效支持高突發(fā)、高速率的多種業(yè)務(wù),成為目前研究的熱點(diǎn)和前沿。 本論文圍繞國家“863”計(jì)劃資助課題“光突發(fā)交換關(guān)鍵技術(shù)和試驗(yàn)系統(tǒng)”,主要涉及兩個(gè)方面:LOBS邊緣節(jié)點(diǎn)核心板和光板FPGA的實(shí)現(xiàn)方案,重點(diǎn)關(guān)注于邊緣節(jié)點(diǎn)核心板突發(fā)包組裝算法。 本文第一章首先介紹LOBS網(wǎng)絡(luò)的背景、架構(gòu),分析了LOBS網(wǎng)絡(luò)的關(guān)鍵技術(shù),然后介紹了本論文后續(xù)章節(jié)研究的主要內(nèi)容。 第二章介紹了LOBS邊緣節(jié)點(diǎn)的總體結(jié)構(gòu),主要由核心板和光板組成。核心板包括千兆以太網(wǎng)物理層接入芯片,突發(fā)包組裝FPGA,突發(fā)包調(diào)度FPGA,SDRAM以及背板驅(qū)動芯片($2064)等硬件模塊。光板包括$2064,發(fā)射FPGA,接收FPGA,光發(fā)射機(jī),光接收機(jī),CDR等硬件模塊。論文對這些軟硬件資源進(jìn)行了詳細(xì)介紹,重點(diǎn)關(guān)注于各FPGA與其余硬件資源的接口。 第三章闡明了LOBS邊緣節(jié)點(diǎn)FPGA的具體實(shí)現(xiàn)方法,分為核心板突發(fā)包組裝FPGA和光板FPGA兩部分。核心板FPGA對數(shù)據(jù)和描述信息分別存儲,僅對描述信息進(jìn)行處理,提高了組裝效率。在維護(hù)突發(fā)包信息時(shí),實(shí)時(shí)查詢和更新FEC配置表,保證了對FEE狀態(tài)表維護(hù)的靈活性。在讀寫SDRAM時(shí)都采用整頁突發(fā)讀寫模式,對MAC幀整幀一次性寫入,讀取時(shí)采用超前預(yù)讀模式,對SDRAM內(nèi)存的使用采取即時(shí)申請方式,十分靈活高效。光板FPGA分為發(fā)射和接收兩個(gè)方向,主要是將進(jìn)入FPGA的數(shù)據(jù)進(jìn)行同步后按照指定的格式發(fā)送。 第四章總結(jié)了論文的主要內(nèi)容,并對LOBS技術(shù)進(jìn)行展望。本論文組幀算法采用動態(tài)組裝參數(shù)表的方法,可以充分支持各種擴(kuò)展,包括自適應(yīng)動態(tài)組裝算法。

    標(biāo)簽: LOBS FPGA 節(jié)點(diǎn)

    上傳時(shí)間: 2013-05-26

    上傳用戶:AbuGe

  • 板級光互連協(xié)議研究與FPGA實(shí)現(xiàn)

    隨著集成電路頻率的提高和多核時(shí)代的到來,傳統(tǒng)的高速電互連技術(shù)面臨著越來越嚴(yán)重的瓶頸問題,而高速下的光互連具有電互連無法比擬的優(yōu)勢,成為未來電互連的理想替代者,也成為科學(xué)研究的熱點(diǎn)問題。目前,由OIF(Optical Intemetworking Forum,光網(wǎng)絡(luò)論壇)論壇提出的甚短距離光互連協(xié)議,主要面向主干網(wǎng),其延遲、功耗、兼容性等都不能滿足板間、芯片間光互連的需要,因此,研究定制一種適用于板級、芯片級的光互連協(xié)議具有非常重要的研究意義。 本論文將協(xié)議功能分為數(shù)據(jù)鏈路層和物理層來設(shè)計(jì),鏈路層功能包括了協(xié)議原語設(shè)計(jì),數(shù)據(jù)幀格式和數(shù)據(jù)傳輸流程設(shè)計(jì),流量控制機(jī)制設(shè)計(jì),協(xié)議通道初始化設(shè)計(jì),錯(cuò)誤檢測機(jī)制設(shè)計(jì)和空閑字符產(chǎn)生、時(shí)鐘補(bǔ)償方式設(shè)計(jì);物理層功能包含了數(shù)據(jù)的串化和解串功能,多通道情況下的綁定功能,數(shù)據(jù)編解碼功能等。 然后,文章采用FPGA(Field Programmable Gate Array,現(xiàn)場可編程門陣列)技術(shù)實(shí)現(xiàn)了定制協(xié)議的單通道模式。重點(diǎn)是數(shù)據(jù)鏈路層的實(shí)現(xiàn),物理層采用定制具備其功能的IP(Intellectual Property,知識產(chǎn)權(quán))——RocketIO來實(shí)現(xiàn)。實(shí)現(xiàn)的過程中,采用了Xilinx公司的ISE(Integrated System Environment,集成開發(fā)環(huán)境)開發(fā)流程,使用的設(shè)計(jì)工具包括:ISE,ModelSim,Synplify Pro,ChipScope等。 最后,本文對實(shí)現(xiàn)的協(xié)議進(jìn)行了軟件仿真和上扳測試,訪真和測試結(jié)果表明,實(shí)現(xiàn)的單通道模式,支持的最高串行頻率達(dá)到3.5GHz,完全滿足了光互連驗(yàn)證系統(tǒng)初期的要求,同時(shí)由RocketIO的高速串行差分口得到的眼圖質(zhì)量良好,表明對物理層IP的定制是成功的。

    標(biāo)簽: FPGA 板級 光互連 協(xié)議研究

    上傳時(shí)間: 2013-06-28

    上傳用戶:guh000

  • 線性光耦HCNR201在正負(fù)電壓測量上的應(yīng)用

    介紹了線性模擬光耦器件HCNR201的基本原理;闡述了利用該芯片對電壓量進(jìn)行隔離測量的測試原理以及硬件電路;給出了試驗(yàn)數(shù)據(jù)以及數(shù)據(jù)處理結(jié)果;證明了改種測試方法的準(zhǔn)確性。關(guān)鍵詞:HCNR

    標(biāo)簽: HCNR 201 線性光耦

    上傳時(shí)間: 2013-07-28

    上傳用戶:pompey

  • protel99se 經(jīng)典實(shí)例

    protel99se 經(jīng)典實(shí)例protel99se 經(jīng)典實(shí)例

    標(biāo)簽: protel 99 se

    上傳時(shí)間: 2013-06-21

    上傳用戶:咔樂塢

主站蜘蛛池模板: 日喀则市| 乌审旗| 台北县| 临沭县| 黔西县| 涟源市| 石嘴山市| 新田县| 张掖市| 静安区| 沧州市| 会同县| 甘谷县| 交城县| 阜平县| 栾城县| 彝良县| 汪清县| 那曲县| 彭水| 酒泉市| 巴彦淖尔市| 布拖县| 北辰区| 江山市| 玉树县| 舒兰市| 定远县| 林州市| 东台市| 静乐县| 泌阳县| 额尔古纳市| 汽车| 武宣县| 黄梅县| 石河子市| 芦溪县| 类乌齐县| 大连市| 宝应县|