QuartusII中利用免費(fèi)IP核的設(shè)計(jì) 作者：雷達(dá)室 以設(shè)計(jì)雙端口RAM為例說(shuō)明。 Step1：打開(kāi)QuartusII，選擇File—New Project Wizard，創(chuàng)建新工程，出現(xiàn)圖示對(duì)話框，點(diǎn)擊Next；
上傳時(shí)間： 2014-12-28
上傳用戶：fghygef
基于FPGA的GPIB接口IP核的研究與設(shè)計(jì)
上傳時(shí)間： 2013-11-04
上傳用戶：bensonlly
ISE新建工程及使用IP核步驟詳解
上傳時(shí)間： 2013-11-18
上傳用戶：peterli123456
ISE_IP核創(chuàng)建教程及DDR3_ip核使用注意事項(xiàng)
上傳時(shí)間： 2013-11-11
上傳用戶：lmeeworm
NiosII軟核處理器是Altera公司開(kāi)發(fā)，基于FPGA操作平臺(tái)使用的一款高速處理器，為了適應(yīng)高速運(yùn)動(dòng)圖像采集，提出了一種基于NiosII軟核處理的步進(jìn)電機(jī)接口設(shè)計(jì)，使用verilog HDL語(yǔ)言完成該接口設(shè)計(jì)，最后通過(guò)QuartusII軟件，給出了實(shí)驗(yàn)仿真結(jié)果。
標(biāo)簽： NiosII 軟核處理器 步進(jìn)電機(jī) 接口設(shè)計(jì)
上傳時(shí)間： 2014-12-28
上傳用戶：jiwy
以Altera公司的Quartus Ⅱ 7.2作為開(kāi)發(fā)工具，研究了基于FPGA的DDS IP核設(shè)計(jì)，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測(cè)試結(jié)果。將設(shè)計(jì)的DDS IP核封裝成為SOPC Builder自定義的組件，結(jié)合32位嵌入式CPU軟核Nios II，構(gòu)成可編程片上系統(tǒng)（SOPC），利用極少的硬件資源實(shí)現(xiàn)了可重構(gòu)信號(hào)源。該系統(tǒng)基本功能都在FPGA芯片內(nèi)完成，利用 SOPC技術(shù)，在一片 FPGA 芯片上實(shí)現(xiàn)了整個(gè)信號(hào)源的硬件開(kāi)發(fā)平臺(tái)，達(dá)到既簡(jiǎn)化電路設(shè)計(jì)、又提高系統(tǒng)穩(wěn)定性和可靠性的目的。
標(biāo)簽： FPGA DDS IP核 設(shè)計(jì)方案
上傳時(shí)間： 2013-11-06
上傳用戶：songkun
針對(duì)實(shí)際應(yīng)用中電子戰(zhàn)設(shè)備對(duì)雷達(dá)信號(hào)分選的實(shí)時(shí)性要求，在分析了序列差直方圖算法和多核DSP任務(wù)并行模式的基礎(chǔ)上，設(shè)計(jì)了基于TMS320C6678的八核DSP雷達(dá)信號(hào)分選電路，對(duì)密集的雷達(dá)信號(hào)進(jìn)行分選。實(shí)驗(yàn)結(jié)果表明：該電路可對(duì)常規(guī)雷達(dá)信號(hào)實(shí)現(xiàn)快速分選，并且分選效果良好，系統(tǒng)可靠性高。
標(biāo)簽： SDIF DSP 多核 雷達(dá)信號(hào)分選
上傳時(shí)間： 2013-10-16
上傳用戶：攏共湖塘
無(wú)線感測(cè)器已變得越來(lái)越普及，短期內(nèi)其開(kāi)發(fā)和部署數(shù)量將急遽增加。而無(wú)線通訊技術(shù)的突飛猛進(jìn)，也使得智慧型網(wǎng)路中的無(wú)線感測(cè)器能夠緊密互連。此外，系統(tǒng)單晶片(SoC)的密度不斷提高，讓各式各樣的多功能、小尺寸無(wú)線感測(cè)器系統(tǒng)相繼問(wèn)市。儘管如此，工程師仍面臨一個(gè)重大的挑戰(zhàn)：即電源消耗。
標(biāo)簽： 能量采集 無(wú)線感測(cè)器
上傳時(shí)間： 2013-10-30
上傳用戶：wojiaohs
基于實(shí)現(xiàn)目標(biāo)探測(cè)識(shí)別以及高精度目標(biāo)信息測(cè)量等復(fù)雜處理算法的目的，采用單片多核DSP TMS320C6678構(gòu)成彈載高速多任務(wù)實(shí)時(shí)嵌入式處理平臺(tái)，通過(guò)數(shù)據(jù)流處理模式的并行軟件設(shè)計(jì)方法，將系統(tǒng)處理任務(wù)均衡分配到各處理器內(nèi)核，以實(shí)現(xiàn)實(shí)時(shí)并行處理，提升彈載信息處理系統(tǒng)的功能和性能。開(kāi)展基于多核處理器的并行軟件研制、充分發(fā)揮多核處理能力將成為彈載嵌入式系統(tǒng)軟件設(shè)計(jì)的新課題。
標(biāo)簽： 多核處理器 嵌入式系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-11-23
上傳用戶：璇珠官人
利用NiosII多核處理器，提出了基于Internet的實(shí)時(shí)路況查詢系統(tǒng)和智能車載終端。通過(guò)配置雙NiosII軟核，改善了MCU處理速度不高、外設(shè)資源有限、接口配置繁瑣、硬件設(shè)計(jì)和軟件設(shè)計(jì)編程復(fù)雜等問(wèn)題，將大量控制以及對(duì)多種外設(shè)訪問(wèn)的工作進(jìn)行了合理分配。既具有普通導(dǎo)航設(shè)備的方便實(shí)用性，又能通過(guò)無(wú)線通訊及Internet與后臺(tái)服務(wù)器連接，獲取道路擁堵情況、停車場(chǎng)車位情況等動(dòng)態(tài)實(shí)時(shí)信息，同時(shí)可作為智能交通的車載前端。
上傳時(shí)間： 2014-12-30
上傳用戶：superman111
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
