擴頻通信技術(shù)因為具有較強的抗干擾、抗噪聲、抗多徑衰落能力、較好的保密性、較強的多址能力和高精度測量等優(yōu)點,在軍事抗干擾和個人通信業(yè)務(wù)中得到了很大的發(fā)展。尤其是基于擴頻理論的CDMA通信技術(shù)成為國際電聯(lián)規(guī)定的第三代移動通信系統(tǒng)的主要標(biāo)準(zhǔn)化建議后,標(biāo)志著擴頻通信技術(shù)在民用通信領(lǐng)域的應(yīng)用進入了新階段。 近年來,隨著微電子技術(shù)和電子設(shè)計自動化(EDA)技術(shù)的迅速發(fā)展,以FPGA和CPLD為代表的可編程邏輯器件憑借其設(shè)計方便靈活等特點廣泛應(yīng)用于數(shù)字信號處理領(lǐng)域。 本論文正是采用基于FPGA硬件平臺來實現(xiàn)了一個直接序列擴頻通信基帶系統(tǒng),該系統(tǒng)的實現(xiàn)涉及擴頻通信和有關(guān)FPGA的相關(guān)知識,以及實現(xiàn)這些模塊的VHDL硬件描述語言和QuartusⅡ開發(fā)平臺,目標(biāo)是實現(xiàn)一個集成度高、靈活性強、并具有較強的數(shù)據(jù)處理能力的擴頻通信基帶系統(tǒng)。 本論文中首先對擴頻通信的基礎(chǔ)理論做了探討,著重對直序擴頻的理論進行了分析;其次根據(jù)理論分析,設(shè)計了全數(shù)字直接序列擴頻基帶系統(tǒng)的結(jié)構(gòu),完成了擴頻序列的產(chǎn)生、信息碼的輸入和擴頻。重點完成了對基帶擴頻信號的相關(guān)解擴和幾種同步捕獲電路的設(shè)計,將多種專用芯片的功能集成在一片大規(guī)模FPGA芯片上。在論文中列出了部分模塊的VHDL程序,并在QuartusⅡ仿真平臺上完成各部分模塊的功能仿真。
上傳時間: 2013-04-24
上傳用戶:chenjjer
通信與信息技術(shù)行業(yè)飛速發(fā)展,已成為我國支柱產(chǎn)業(yè)之一。隨著該行業(yè)的迅速發(fā)展,社會對具備實際動手能力人才的需求也不斷增加,高校通信教學(xué)改革勢在必行。在最初的通信原理實驗設(shè)備中每個實驗獨立占用一塊硬件資源,隨著EDA技術(shù)的發(fā)展,實驗設(shè)備廠商將CPLD/FPGA技術(shù)作為獨立的一項實驗內(nèi)容,加入到通信原理實驗設(shè)備中。FPGA技術(shù)具備集成度高、速度快和現(xiàn)場可編程的優(yōu)勢,適合高集成度和高速的時序運算。本文總結(jié)現(xiàn)有通信原理實驗設(shè)備的優(yōu)缺點,采用FPGA技術(shù)設(shè)計出集驗證性和設(shè)計性于一體,具備較高的綜合性和系統(tǒng)性的通信原理實驗系統(tǒng)。 本系統(tǒng)提供了一個開放性的硬件、軟件平臺,從培養(yǎng)學(xué)生實際動手能力出發(fā),利用FPGA在通用的硬件上實現(xiàn)所有實驗內(nèi)容。學(xué)生在本系統(tǒng)上除了能完成已固化的實驗內(nèi)容,還可以實現(xiàn)電子設(shè)計開發(fā)和驗證。這對培養(yǎng)學(xué)生的實踐能力大有裨益。 本文結(jié)合數(shù)字通信系統(tǒng)基本模型,把基于FPGA的通信原理實驗系統(tǒng)劃分為信號源模塊、發(fā)送端模塊、信道仿真模塊、接收端模塊和同步模塊幾部分。其中,模擬信號源采用DDS技術(shù),能夠生成非常高的頻率精度,可作為任意波形發(fā)生器。發(fā)送端和接收端模塊結(jié)合到一起組成多體制調(diào)制解調(diào)器,形成多頻段、多波形的軟件無線電系統(tǒng)。載波同步采用全數(shù)字COSTAS環(huán)提取技術(shù),具備良好的載波跟蹤特性,利用對載波相位不敏感 的Gardner算法跟蹤位同步信號。 本文首先介紹了通信原理實驗系統(tǒng)的研究現(xiàn)狀和意義;然后根據(jù)通信系統(tǒng)模型從《通信原理》各個章節(jié)中提煉出各模塊的實驗內(nèi)容,分別列出各實驗的數(shù)字化實現(xiàn)模型;繼而根據(jù)各模塊資源需求選取合適FPGA芯片,并給出硬件設(shè)計方案;最后,給出各模塊在FPGA上具體實現(xiàn)過程、系統(tǒng)測試結(jié)果及分析。測試和實際運行結(jié)果表明設(shè)計方法正確,且功能和技術(shù)指標(biāo)滿足設(shè)計要求。 關(guān)鍵詞:通信原理,實驗系統(tǒng),F(xiàn)PGA,DDS,多體制調(diào)制解調(diào),全數(shù)字COSTAS環(huán),位同步
標(biāo)簽: FPGA 通信原理 實驗系統(tǒng)
上傳時間: 2013-07-07
上傳用戶:evil
隨著列車自動化控制和現(xiàn)場總線技術(shù)的發(fā)展,基于分布式控制系統(tǒng)的列車通信網(wǎng)絡(luò)技術(shù)TCN(IEC-61375)在現(xiàn)代高速列車上得到廣泛應(yīng)用。TCN協(xié)議將列車通信網(wǎng)絡(luò)分為絞線式列車總線WTB和多功能車輛總線MVB,其中WTB實現(xiàn)對開式列車中的互聯(lián)車輛間的數(shù)據(jù)傳輸和通信,MVB實現(xiàn)車載設(shè)備的協(xié)同工作和互相交換信息。 本文介紹了國內(nèi)外列車通信網(wǎng)絡(luò)的發(fā)展情況和各自優(yōu)勢,分析了MVB一類設(shè)備底層協(xié)議。研究利用FPGA實現(xiàn)MVB控制芯片MVBC,用ARM作為微處理器實現(xiàn)MVB一類設(shè)備的嵌入式解決方案。其中,在FPGA芯片中主要采用自頂向下的設(shè)計方法,RLT硬件描述語言實現(xiàn)MVB控制芯片MVBC一類設(shè)備的主要功能,包括幀編碼器、幀解碼器和邏輯接口單元。ARM主要完成了軟件程序的編寫和實時操作系統(tǒng)的移植。在eCos實時操作系統(tǒng)上,完成了驅(qū)動和上層應(yīng)用程序,包括端口初始化、端口配置、幀收發(fā)指令和報文分析。 為了驗證設(shè)計的正確性,在設(shè)計的硬件平臺基礎(chǔ)上,搭建了MVB通信網(wǎng)絡(luò)的最小系統(tǒng),對網(wǎng)絡(luò)進行系統(tǒng)功能測試。測試結(jié)果表明:設(shè)計方案正確,達到了設(shè)計的預(yù)期要求。
上傳時間: 2013-08-03
上傳用戶:bruce5996
隨著現(xiàn)代DSP、FPGA等數(shù)字芯片的信號處理能力不斷提高,基于軟件無線電技術(shù)的現(xiàn)代通信與信息處理系統(tǒng)也得到了更為廣泛的應(yīng)用。軟件無線電的基本思想是以一個通用、標(biāo)準(zhǔn)、模塊化的硬件系統(tǒng)作為其應(yīng)用平臺,把盡可能多的無線及個人通信和信號處理的功能用軟件來實現(xiàn),從而將無線通信新系統(tǒng)、新產(chǎn)品的開發(fā)逐步轉(zhuǎn)移到軟件上來。另一方面,現(xiàn)代信號處理系統(tǒng)對數(shù)據(jù)的處理速度、處理精度和動態(tài)范圍的要求也越來越高,需要每秒完成幾千萬到幾百億次運算。因此研制具備高速實時信號處理能力的通用硬件平臺越來越受到業(yè)界的重視。 @@ 目前的高速實時信號處理系統(tǒng)一般均采用DSP+FPGA的架構(gòu),其中DSP主要負(fù)責(zé)完成系統(tǒng)通信和基帶信號處理算法,而FPGA主要完成信號預(yù)處理等前端算法,并提供系統(tǒng)常用的各種外部接口邏輯。本文的主要工作就在于完成通用型高速實時信號處理系統(tǒng)的FPGA軟件設(shè)計。 @@ 本文提出了一種基于多DSP與FPGA的通用高速實時信號處理系統(tǒng)的架構(gòu)。綜合考慮各方面因素,作者選擇使用兩片ADSP-TS201浮點DSP以混合耦合模型構(gòu)成系統(tǒng)信號處理核心;以Xilinx公司最新的高性能FPGA Virtex-5系列的XC5VLX50T提供系統(tǒng)所需的各種接口,包括與ADSP-TS201的高速Linkport接口以及SPI、UART、SPORT等常用外設(shè)接口。此外,作者還選擇了ADSP-BF533定點DSP加入系統(tǒng)當(dāng)中以擴展系統(tǒng)音視頻信號處理能力,體現(xiàn)系統(tǒng)的通用性。 @@ 基于FPGA的嵌入式系統(tǒng)設(shè)計正逐漸成為現(xiàn)代FPGA應(yīng)用的一個熱點。結(jié)合課題需要,作者以Xilinx公司的MicroBlze軟核處理器為核心在Virtex-5片內(nèi)設(shè)計了一個嵌入式系統(tǒng),完成了對CF卡、DDR2 SDRAM存儲器的讀寫控制,并利用片內(nèi)集成的三態(tài)以太網(wǎng)MAC硬核模塊,實現(xiàn)了系統(tǒng)與上位PC機之間的以太網(wǎng)通信鏈路。此外,為擴展系統(tǒng)功能,適應(yīng)未來可能的軟件升級,進一步提高系統(tǒng)的通用性,還將嵌入式實時操作系統(tǒng)μC/OS-II移植到MicroBlaze處理器上。 @@ 最后,作者介紹了基于Xilinx RocketIO GTP收發(fā)器的高速串行傳輸設(shè)計的關(guān)鍵技術(shù)和基本的設(shè)計方法,充分體現(xiàn)了目前高速實時信號處理系統(tǒng)的發(fā)展要求和趨勢。 @@關(guān)鍵詞:高速實時信號處理;FPGA;Virtex-5;嵌入式系統(tǒng);MicroBlaze
標(biāo)簽: FPGA 實時信號 處理系統(tǒng)
上傳時間: 2013-05-17
上傳用戶:wangchong
由于移動環(huán)境的復(fù)雜性,無線信號在發(fā)送傳輸和接收過程中有很明顯的衰落現(xiàn)象,特別是在高頻無線通信中,多徑衰落或頻率選擇性衰落對無線信號的干擾最為嚴(yán)重。通過分集接收技術(shù),Rake接收機在CDMA移動通信系統(tǒng)中抗多徑衰落效果尤為明顯。作為一種新穎的多址接入方式,多載波CDMA充分利用了OFDM最優(yōu)頻率利用率以及CDMA的多址和頻率分集,且系統(tǒng)容量和抗符號間干擾性能明顯優(yōu)于傳統(tǒng)的單載波CDMA。這些特性使得多載波CDMA成為未來的寬帶無線通信系統(tǒng)最有希望的候選。 @@ 本文研究了一種多載波擴頻通信系統(tǒng),介紹了其Rake接收機工作原理和設(shè)計思想,進行了理論仿真并用FPGA予以實現(xiàn)。 @@ 本文首先介紹了移動通信系統(tǒng)的發(fā)展歷史以及OFDM和CDMA技術(shù)原理,并描述了OFDM和CDMA結(jié)合的三種系統(tǒng)(MC-DS-CDMA、MT-CDMA、MC-CDMA)的原理和系統(tǒng)模型;接著,介紹了目前影響移動通信的主要衰落以及Rake接收機基本原理及其作用。多徑信號的每路信號都可能含有可以利用的信息,Rake接收機就是通過多個相關(guān)接收器接收多徑信號中各路信號,通過信道估計和信道補償消去信道因子的附加相位,并把他們合并在一起,以此來改善信號的信噪比和系統(tǒng)的可靠性;在此基礎(chǔ)上,論文提出了一種多載波擴頻通信系統(tǒng)的實現(xiàn)方案,并詳細(xì)介紹了其Rake接收機實現(xiàn)原理,給出了最大比合并時各種分徑數(shù)目下系統(tǒng)誤碼率的仿真圖;最后介紹了此方案中Rake接收機的FPGA硬件實現(xiàn)設(shè)計方案及其系統(tǒng) 測試結(jié)果。@@ 仿真結(jié)果顯示出隨著分集徑數(shù)的增加,系統(tǒng)的誤碼率顯著降低。表明Rake接收機抗多徑衰落效果顯著,且在多載波CDMA系統(tǒng)中其分集效果更好,實現(xiàn)相對簡單。最終Rake接收機的FPGA實現(xiàn)結(jié)果同理論仿真一致,時序通過,資源耗費不大,具有較大的實用價值。 @@關(guān)鍵詞:多載波擴頻通信,CDMA,Rake接收機,F(xiàn)PGA
上傳時間: 2013-07-25
上傳用戶:axxsa
為適應(yīng)組合導(dǎo)航計算機系統(tǒng)的微型化、高性能度的要求,拓寬導(dǎo)航計算機的應(yīng)用領(lǐng)域,本文設(shè)計出一種基于浮點型DSP(TMS320C6713)和可編程邏輯陣列器件(FPGA: EP1C12N240C8)協(xié)同合作的導(dǎo)航計算機系統(tǒng)。 論文在闡述了組合導(dǎo)航計算機的特點和應(yīng)用要求后,提出基于DSP和FPGA的組合導(dǎo)航計算機系統(tǒng)方案。該方案以DSP為導(dǎo)航解算處理器,由FPGA完成IMU信號的采集和緩存以及系統(tǒng)控制信號的整合;DSP通過EMIF接口實現(xiàn)和FPGA通信。在此基礎(chǔ)上研究了各擴展通信接口、系統(tǒng)硬件原理圖和PCB的開發(fā),且在FPGA中使用調(diào)用IP核來實現(xiàn)FIR低通濾波數(shù)據(jù)處理機抖激光陀螺的機抖振動的影響。其次,詳細(xì)闡述了利用TI公司的DSP集成開發(fā)環(huán)境和DSP/BIOS準(zhǔn)實時操作系統(tǒng)開發(fā)多任務(wù)系統(tǒng)軟件的具體方案。本文引入DSP/BIOS實時操作系統(tǒng)提供的多任務(wù)機制,將采集處理按照功能劃分四個相對獨立的任務(wù),這些任務(wù)在DSP/BIOS的調(diào)度下,按照用戶指定的優(yōu)先級運行,大大提高系統(tǒng)的工作效率。最后給了DSP芯片Bootloader的制作方法。 導(dǎo)航計算機系統(tǒng)研制開發(fā)是軟、硬件研究緊密結(jié)合的過程。在微型導(dǎo)航計算機系統(tǒng)方案建立的基礎(chǔ)上,本文首先討論了系統(tǒng)硬件整體設(shè)計和軟件開發(fā)流程;其次針對導(dǎo)航計算機系統(tǒng)各個功能模塊以及多項關(guān)鍵技術(shù)進行了設(shè)計與開發(fā)工作,涉及系統(tǒng)數(shù)據(jù)通信模塊、模擬信號采集模塊和數(shù)據(jù)存儲模塊;最后,對導(dǎo)航計算機系統(tǒng)進行了聯(lián)合調(diào)試工作,并對各個模塊進行了詳細(xì)的功能測試與驗證,完成了微型導(dǎo)航計算機系統(tǒng)的制作。 以DSP/FPGA作為導(dǎo)航計算機硬件平臺的捷聯(lián)式慣性導(dǎo)航實時數(shù)據(jù)系統(tǒng)能夠滿足系統(tǒng)所要求的高精度、實時性、穩(wěn)定性要求,適應(yīng)了其高性能、低成本、低功耗的發(fā)展方向。
標(biāo)簽: FPGA DSP 導(dǎo)航計算機
上傳時間: 2013-04-24
上傳用戶:lishuoshi1996
這篇文章介紹了MSP430系列多單片機間的SPI主從通信原理和相關(guān)例程
上傳時間: 2013-04-24
上傳用戶:啦啦啦啦啦啦啦
擴頻通信,即擴展頻譜通信技術(shù)(Spread Spectrum Communication),它與光纖通信、衛(wèi)星通信一同被譽為進入信息時代的三大高技術(shù)通信傳輸方式。 擴頻通信是將待傳送的信息數(shù)據(jù)用偽隨機編碼序列,也即擴頻序列(SpreadSequence)調(diào)制,實現(xiàn)頻譜擴展后再進行傳輸。接收端則采用相同的編碼進行解調(diào)及相關(guān)處理,恢復(fù)出原始信息數(shù)據(jù)。 擴頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比,具有很強的抗人為干擾,抗窄帶干擾,抗多徑干擾的能力,并具有信息隱蔽、多址保密通信等特點。 現(xiàn)場可編輯門陣列FPGA(Field Programmable Gate Array)提供了極強的靈活性,可讓設(shè)計者開發(fā)出滿足多種標(biāo)準(zhǔn)的產(chǎn)品。FPGA所固有的靈活性和性能也可讓設(shè)計者緊跟新標(biāo)準(zhǔn)的變化,并能提供可行的方法來滿足不斷變化的標(biāo)準(zhǔn)要求。 EDA 工具的出現(xiàn)使用戶在對FPGA設(shè)計的輸入、綜合、仿真時非常方便。EDA打破了軟硬件之間最后的屏障,使軟硬件工程師們有了真正的共同語言,使目前一切仍處于計算機輔助設(shè)計(CAD)和規(guī)劃的電子設(shè)計活動產(chǎn)生了實在的設(shè)計實體論文對擴頻通信系統(tǒng)和FPGA設(shè)計方法進行了相關(guān)研究,并且用Altera公司的最新的FPGA開發(fā)平臺QuartusII實現(xiàn)了一個基帶擴頻通信系統(tǒng)的發(fā)送端部分,最后用軟件Protel99SE設(shè)計了相應(yīng)的硬件電路。 該系統(tǒng)的設(shè)計主要分為兩個部分。第一部分是用QuartusII軟件設(shè)計了系統(tǒng)的VHDL語言描述代碼,并對系統(tǒng)中每個模塊和整個系統(tǒng)進行相應(yīng)的功能仿真和時序時延仿真;第二部分是設(shè)計了以FPGA芯片EP1C3T144C8N為核心的系統(tǒng)硬件電路,并進行了相關(guān)測試,完成了預(yù)定的功能。
上傳時間: 2013-07-26
上傳用戶:15679277906
高速、高精度已經(jīng)成為伺服驅(qū)動系統(tǒng)的發(fā)展趨勢,而位置檢測環(huán)節(jié)是決定伺服系統(tǒng)高速、高精度性能的關(guān)鍵環(huán)節(jié)之一。光電編碼器作為伺服驅(qū)動系統(tǒng)中常用的檢測裝置,根據(jù)結(jié)構(gòu)和原理的不同分為增量式和絕對式。本文從原理上對增量式光電編碼器和絕對式光電編碼器做了深入的分析,通過對比它們的特性,得出了絕對式光電編碼器更適合高速、高精度伺服驅(qū)動系統(tǒng)的結(jié)論。 絕對式光電編碼器精度高、位數(shù)多的特點決定其通信方式只能采取串行傳輸方式,且由相應(yīng)的通信協(xié)議控制信息的傳輸。本文首先針對編碼器主要生產(chǎn)廠商日本多摩川公司的絕對式光電編碼器,深入研究了通信協(xié)議相關(guān)的硬件電路、數(shù)據(jù)幀格式、時序等。隨后介紹了新興的電子器件FPGA及其開發(fā)語言硬件描述語言Verilog HDL,并對基于FPGA的絕對式編碼器通信接口電路做了可行性的分析。在此基礎(chǔ)上,采用自頂向下的設(shè)計方法,將整個接口電路劃分成發(fā)送模塊、接收模塊、序列控制模塊等多個模塊,各個模塊采用Verilog語言進行描述設(shè)計編碼器接口電路。最終的設(shè)計在相關(guān)硬件電路上實現(xiàn)。最后,通過在TMS320F2812伺服控制平臺上編寫的硬件驅(qū)動程序驗證了整個設(shè)計的各項功能,達到了設(shè)計的要求。
上傳時間: 2013-07-11
上傳用戶:snowkiss2014
信號與信息處理是信息科學(xué)中近幾年來發(fā)展最為迅速的學(xué)科之一,隨著片上系統(tǒng)(SOC,System On Chip)時代的到來,FPGA正處于革命性數(shù)字信號處理的前沿?;贔PGA的設(shè)計可以在系統(tǒng)可再編程及在系統(tǒng)調(diào)試,具有吞吐量高,能夠更好地防止授權(quán)復(fù)制、元器件和開發(fā)成本進一步降低、開發(fā)時間也大大縮短等優(yōu)點。然而,FPGA器件是基于SRAM結(jié)構(gòu)的編程工藝,掉電后編程信息立即丟失,每次加電時,配置數(shù)據(jù)都必須重新下載,并且器件支持多種配置方式,所以研究FPGA器件的配置方案在FPGA系統(tǒng)設(shè)計中具有極其重要的價值,這也給用于可編程邏輯器件編程的配置接口電路和實驗開發(fā)設(shè)備提出了更高的要求。 本論文基于IEEE1149.1標(biāo)準(zhǔn)和USB2.0技術(shù),完成了FPGA配置接口電路及實驗開發(fā)板的設(shè)計與實現(xiàn)。作者在充分理解IEEE1149.1標(biāo)準(zhǔn)和USB技術(shù)原理的基礎(chǔ)上,針對Altcra公司專用的USB數(shù)據(jù)配置電纜USB-Blaster,對其內(nèi)部工作原理及工作時序進行測試與詳細(xì)分析,完成了基于USB配置接口的FPGA芯片開發(fā)實驗電路的完整軟硬件設(shè)計及功能時序仿真。作者最后進行了軟硬件調(diào)試,完成測試與驗證,實現(xiàn)了對Altera系列PLD的配置功能及實驗開發(fā)板的功能。 本文討論的USB下載接口電路被驗證能在Altera的QuartusII開發(fā)環(huán)境下直接使用,無須在主機端另行設(shè)計通信軟件,其兼容性較現(xiàn)有設(shè)計有所提高。由于PLD(Programmable Logic Device)廠商對其知識產(chǎn)權(quán)嚴(yán)格保密,使得基于USB接口的配置電路應(yīng)用受到很大限制,同時也加大了自行對其進行開發(fā)設(shè)計的難度。 與傳統(tǒng)的基于PC并口的下載接口電路相比,本設(shè)計的基于USB下載接口電路及FPGA實驗開發(fā)板具有更高的編程下載速率、支持熱插拔、體積小、便于攜帶、降低對PC硬件傷害,且具備其它下載接口電路不具備的SignalTapII嵌入式邏輯分析儀和調(diào)試NiosII嵌入式軟核處理器等明顯優(yōu)勢。從成本來看,本設(shè)計的USB配置接口電路及FPGA實驗開發(fā)板與其同類產(chǎn)品相比有較強的競爭力。
上傳時間: 2013-04-24
上傳用戶:lingduhanya
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1