激光測距是一種非接觸式的測量技術(shù)，已被廣泛使用于遙感、精密測量、工程建設(shè)、安全監(jiān)測以及智能控制等領(lǐng)域。早期的激光測距系統(tǒng)在激光接收機(jī)中通過分立的單元電路處理激光發(fā)、收信號(hào)以測量光脈沖往返時(shí)間，使得開發(fā)成本高、電路復(fù)雜，調(diào)試?yán)щy，精度以及可靠性相對(duì)較差，體積和重量也較大，且沒有與其他儀器相匹配的標(biāo)準(zhǔn)接口，上述缺陷阻礙了激光測距系統(tǒng)的普及應(yīng)用。 本文針對(duì)激光測距信號(hào)處理系統(tǒng)設(shè)計(jì)了一套全數(shù)字集成方案，除激光發(fā)射、接收電路以外，將信號(hào)發(fā)生、信號(hào)采集、綜合控制、數(shù)據(jù)處理和數(shù)據(jù)傳輸五個(gè)部分集成為一塊專用集成電路。這樣就不再需要DA轉(zhuǎn)換和AD轉(zhuǎn)換電路和濾波處理等模塊，可以直接對(duì)信號(hào)進(jìn)行數(shù)字信號(hào)處理。與分立的單元電路構(gòu)成的激光測距信號(hào)處琿相比，可以大大降低激光測距系統(tǒng)的成本，縮短激光測距的研制周期。并且由于專用集成電路帶有標(biāo)準(zhǔn)的RS232接口，可以直接與通信模塊連接，構(gòu)成激光遙測實(shí)時(shí)監(jiān)控系統(tǒng)，通過LED實(shí)時(shí)顯示測距結(jié)果。這樣使得激光測距系統(tǒng)只需由激光器LD、接收PD和一片集成電路組成即可，提出了橋梁的位移監(jiān)測技術(shù)方法，并設(shè)計(jì)出一種針對(duì)橋梁的位移監(jiān)測的具有既便攜、有效又經(jīng)濟(jì)實(shí)用的監(jiān)測樣機(jī)。 本文基于xil inx公司提供的開發(fā)環(huán)境(ise8.2)、和Virtex2P系列XC2VP30的開發(fā)版來設(shè)計(jì)的，提出一種基于方波的利用DCM(數(shù)字時(shí)鐘管理器)檢相的相位式測距方法；采用三把側(cè)尺頻率分別是30MHz、3MHz、lOkHz，對(duì)應(yīng)的測尺長度分別為5米、50米和15000米，對(duì)應(yīng)的精度分別為±0.02米、±0.5米和±5米。設(shè)計(jì)了一套激光測距全數(shù)字信號(hào)處理系統(tǒng)。為了證明本系統(tǒng)的準(zhǔn)確性，另外設(shè)計(jì)了一套利用延時(shí)的方法來模擬激光光路，經(jīng)過測試，證明利用DCM檢相的相位式測距方法對(duì)于橋梁的位移監(jiān)測是可行的，測量精度和測量結(jié)果也滿足設(shè)計(jì)方案要求。
標(biāo)簽： FPGA 全數(shù)字 信號(hào)處理 激光測距
上傳時(shí)間： 2013-06-12
上傳用戶：fanboynet
軟件無線電(SDR)
標(biāo)簽： FPGA 全數(shù)字 擴(kuò)頻 收發(fā)機(jī)
上傳時(shí)間： 2013-06-13
上傳用戶：linlin
頻率是電子技術(shù)領(lǐng)域內(nèi)的一個(gè)基本參數(shù)，同時(shí)也是一個(gè)非常重要的參數(shù)。穩(wěn)定的時(shí)鐘在高性能電子系統(tǒng)中有著舉足輕重的作用，直接決定系統(tǒng)性能的優(yōu)劣。隨著電子技術(shù)的發(fā)展，測頻系統(tǒng)使用時(shí)鐘的提高，測頻技術(shù)有了相當(dāng)大的發(fā)展，但不管是何種測頻方法，±1個(gè)計(jì)數(shù)誤差始終是限制測頻精度進(jìn)一步提高的一個(gè)重要因素。 本設(shè)計(jì)闡述了各種數(shù)字測頻方法的優(yōu)缺點(diǎn)。通過分析±1個(gè)計(jì)數(shù)誤差的來源得出了一種新的測頻方法：檢測被測信號(hào)，時(shí)基信號(hào)的相位，當(dāng)相位同步時(shí)開始計(jì)數(shù)，相位再次同步時(shí)停止計(jì)數(shù)，通過相位同步來消除計(jì)數(shù)誤差，然后再通過運(yùn)算得到實(shí)際頻率的大小。根據(jù)M/T法的測頻原理，已經(jīng)出現(xiàn)了等精度的測頻方法，但是還存在±1的計(jì)數(shù)誤差。因此，本文根據(jù)等精度測頻原理中閘門時(shí)間只與被測信號(hào)同步，而不與標(biāo)準(zhǔn)信號(hào)同步的缺點(diǎn)，通過分析已有等精度澳孽頻方法所存在±1個(gè)計(jì)數(shù)誤差的來源，采用了全同步的測頻原理在FPGA器件上實(shí)現(xiàn)了全同步數(shù)字頻率計(jì)。根據(jù)全同步數(shù)字頻率計(jì)的測頻原理方框圖，采用VHDL語言，成功的編寫出了設(shè)計(jì)程序，并在MAX+PLUS Ⅱ軟件環(huán)境中，對(duì)編寫的VHDL程序進(jìn)行了仿真，得到了很好的效果。最后，又討論了全同步頻率計(jì)的硬件設(shè)計(jì)并給出了電路原理圖和PCB圖。對(duì)構(gòu)成全同步數(shù)字頻率計(jì)的每一個(gè)模塊，給出了較詳細(xì)的設(shè)計(jì)方法和完整的程序設(shè)計(jì)以及仿真結(jié)果。
標(biāo)簽： FPGA 數(shù)字頻率計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：qqoqoqo
數(shù)字超聲診斷設(shè)備在臨床診斷中應(yīng)用十分廣泛，研制全數(shù)字化的醫(yī)療儀器已成為趨勢。盡管很多超聲成像儀器設(shè)計(jì)制造中使用了數(shù)字化技術(shù)，但是我們可以說現(xiàn)代VLSI 和EDA 技術(shù)在其中并沒有得到充分有效的應(yīng)用。隨著現(xiàn)代電子信息技術(shù)的發(fā)展，PLD 在很多與B 型超聲成像或多普勒超聲成像有關(guān)的領(lǐng)域都得到了較好的應(yīng)用，例如數(shù)字通信和相控雷達(dá)領(lǐng)域。 在研究現(xiàn)代超聲成像原理的基礎(chǔ)上，我們首先介紹了常見的數(shù)字超聲成像儀器的基本結(jié)構(gòu)和模塊功能，同時(shí)也介紹了現(xiàn)代FPGA 和EDA 技術(shù)。隨后我們?cè)敿?xì)分析討論了B 超中，全數(shù)字化波束合成器的關(guān)鍵技術(shù)和實(shí)現(xiàn)手段。我們?cè)O(shè)計(jì)實(shí)現(xiàn)了片內(nèi)高速異步FIFO 以降低采樣率，仿真結(jié)果表明資源使用合理且訪問時(shí)間很小。正交檢波方法既能給出灰度超聲成像所需要的回波的幅值信息，也能給出多普勒超聲成像所需要的回波的相移信息。我們?cè)O(shè)計(jì)實(shí)現(xiàn)了基于直接數(shù)字頻率合成原理的數(shù)控振蕩器，能夠給出一對(duì)幅值和相位較平衡的正交信號(hào)，且在FPGA 片內(nèi)實(shí)現(xiàn)方案簡單廉價(jià)。數(shù)控振蕩器輸出波形的頻率可動(dòng)態(tài)控制且精度較高，對(duì)于隨著超聲在人體組織深度上的穿透衰減，導(dǎo)致回波中心頻率下移的聲學(xué)物理現(xiàn)象，可視作將回波接收機(jī)的中心頻率同步動(dòng)態(tài)變化進(jìn)行補(bǔ)償。 還設(shè)計(jì)實(shí)現(xiàn)了B 型數(shù)字超聲診斷儀前端發(fā)射波束聚焦和掃描控制子系統(tǒng)。在單片F(xiàn)PGA 芯片內(nèi)部設(shè)計(jì)實(shí)現(xiàn)了聚焦延時(shí)、脈寬和重復(fù)頻率可動(dòng)態(tài)控制的發(fā)射驅(qū)動(dòng)脈沖產(chǎn)生器、線掃控制、探頭激勵(lì)控制、功能碼存儲(chǔ)等功能模塊，功能仿真和時(shí)序分析結(jié)果表明該子系統(tǒng)為設(shè)計(jì)實(shí)現(xiàn)高速度、高精度、高集成度的全數(shù)字化超聲診斷設(shè)備打下了良好的基礎(chǔ)，將加快其研發(fā)和制造進(jìn)程，為生物醫(yī)學(xué)電子、醫(yī)療設(shè)備和超聲診斷等方面帶來新思路。
標(biāo)簽： 全數(shù)字 中的應(yīng)用 超聲診斷儀
上傳時(shí)間： 2013-05-30
上傳用戶：tonyshao
stc全系列的單片機(jī)封裝庫，protel 99se格式，可以轉(zhuǎn)成dxp等其他格式。我一直用這個(gè)，最近stc官網(wǎng)下不了，所以我共享出來
上傳時(shí)間： 2013-05-27
上傳用戶：dsgkjgkjg
J:\HY-SRF05超聲波模塊（全部資料） 內(nèi)有51，pic測距程序，顯示程序1602,12864，等還有模塊原理圖等
上傳時(shí)間： 2013-07-03
上傳用戶：yzhl1988
FPGA開發(fā)全攻略，工程師創(chuàng)新寶典，由張國斌等書寫
標(biāo)簽： FPGA
上傳時(shí)間： 2013-08-12
上傳用戶：ifree2016
genesis9.0算號(hào)器提供genesis算號(hào)器使用視頻。安裝文件一定要放在小寫英文路徑下，中文不行，有大寫字母的英文也不行。1.算號(hào)器的只是算gnd的號(hào)，要算get的號(hào)，需要參考算號(hào)器的步驟。注意選擇破解有效時(shí)間。2.7天過期，30天過期，永不過期等。注意要用自己機(jī)器識(shí)別號(hào)去算，在get運(yùn)行彈出來的序號(hào)對(duì)話框里，有機(jī)器識(shí)別號(hào)。3.安裝完成，啟動(dòng)時(shí)，填寫進(jìn)入用戶名和密碼時(shí)，一定不能用鼠標(biāo)。直接用回車鍵，否則失效。密碼框內(nèi)的密碼不可見，輸完直接回車，即可進(jìn)入genesis界面。
標(biāo)簽： genesis 9.0 算號(hào)器 視頻
上傳時(shí)間： 2014-12-23
上傳用戶：swaylong
隨著軟件無線電在中頻領(lǐng)域的廣泛應(yīng)用，采用數(shù)字信號(hào)處理技術(shù)設(shè)計(jì)了基于FPGA全數(shù)字中頻跟蹤接收機(jī)并應(yīng)用于遙感衛(wèi)星天線接收系統(tǒng)中。給出了詳細(xì)的理論說明和體統(tǒng)組成。該接收機(jī)結(jié)構(gòu)簡單，成本低，調(diào)試方便。在測試和實(shí)際應(yīng)用中，該跟蹤接收機(jī)輸入信號(hào)的動(dòng)態(tài)范圍大，AGC和誤差電壓精度等指標(biāo)較模擬接收機(jī)都有顯著的提高。
上傳時(shí)間： 2013-11-01
上傳用戶：y1021622747
EDA （Electronic Design Automation）即“電子設(shè)計(jì)自動(dòng)化”，是指以計(jì)算機(jī)為工作平臺(tái)，以EDA軟件為開發(fā)環(huán)境，以硬件描述語言為設(shè)計(jì)語言，以可編程器件PLD為實(shí)驗(yàn)載體(包括CPLD、FPGA、EPLD等)，以集成電路芯片為目標(biāo)器件的電子產(chǎn)品自動(dòng)化設(shè)計(jì)過程。“工欲善其事，必先利其器”，因此，EDA工具在電子系統(tǒng)設(shè)計(jì)中所占的份量越來越高。下面就介紹一些目前較為流行的EDA工具軟件。 PLD 及IC設(shè)計(jì)開發(fā)領(lǐng)域的EDA工具，一般至少要包含仿真器（Simulator）、綜合器（Synthesizer）和配置器（Place and Routing, P&R）等幾個(gè)特殊的軟件包中的一個(gè)或多個(gè)，因此這一領(lǐng)域的EDA工具就不包括Protel、PSpice、Ewb等原理圖和PCB板設(shè)計(jì)及電路仿真軟件。目前流行的EDA工具軟件有兩種分類方法：一種是按公司類別進(jìn)行分類，另一種是按功能進(jìn)行劃分。 若按公司類別分，大體可分兩類：一類是EDA 專業(yè)軟件公司，業(yè)內(nèi)最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一類是PLD器件廠商為了銷售其產(chǎn)品而開發(fā)的EDA工具，較著名的公司有Altera、Xilinx、lattice等。前者獨(dú)立于半導(dǎo)體器件廠商，具有良好的標(biāo)準(zhǔn)化和兼容性，適合于學(xué)術(shù)研究單位使用，但系統(tǒng)復(fù)雜、難于掌握且價(jià)格昂貴；后者能針對(duì)自己器件的工藝特點(diǎn)作出優(yōu)化設(shè)計(jì)，提高資源利用率，降低功耗，改善性能，比較適合產(chǎn)品開發(fā)單位使用。 若按功能分，大體可以分為以下三類。 (1) 集成的PLD/FPGA開發(fā)環(huán)境 由半導(dǎo)體公司提供，基本上可以完成從設(shè)計(jì)輸入（原理圖或HDL）→仿真→綜合→布線→下載到器件等囊括所有PLD開發(fā)流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其優(yōu)勢是功能全集成化，可以加快動(dòng)態(tài)調(diào)試，縮短開發(fā)周期；缺點(diǎn)是在綜合和仿真環(huán)節(jié)與專業(yè)的軟件相比，都不是非常優(yōu)秀的。 (2) 綜合類 這類軟件的功能是對(duì)設(shè)計(jì)輸入進(jìn)行邏輯分析、綜合和優(yōu)化，將硬件描述語句（通常是系統(tǒng)級(jí)的行為描述語句）翻譯成最基本的與或非門的連接關(guān)系（網(wǎng)表），導(dǎo)出給PLD/FPGA廠家的軟件進(jìn)行布局和布線。為了優(yōu)化結(jié)果，在進(jìn)行較復(fù)雜的設(shè)計(jì)時(shí)，基本上都使用這些專業(yè)的邏輯綜合軟件，而不采用廠家提供的集成PLD/FPGA開發(fā)工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真類 這類軟件的功能是對(duì)設(shè)計(jì)進(jìn)行模擬仿真，包括布局布線（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了門延時(shí)、線延時(shí)等的“時(shí)序仿真”（也叫“后仿真”）。復(fù)雜一些的設(shè)計(jì)，一般需要使用這些專業(yè)的仿真軟件。因?yàn)橥瑯拥脑O(shè)計(jì)輸入，專業(yè)軟件的仿真速度比集成環(huán)境的速度快得多。此類軟件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介紹了一些具代表性的EDA 工具軟件。它們?cè)谛阅苌细饔兴L，有的綜合優(yōu)化能力突出，有的仿真模擬功能強(qiáng)，好在多數(shù)工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成開發(fā)工具，就支持多種第三方的EDA軟件，用戶可以在QuartusII軟件中通過設(shè)置直接調(diào)用Modelsim和 Synplify進(jìn)行仿真和綜合。 如果設(shè)計(jì)的硬件系統(tǒng)不是很大，對(duì)綜合和仿真的要求不是很高，那么可以在一個(gè)集成的開發(fā)環(huán)境中完成整個(gè)設(shè)計(jì)流程。如果要進(jìn)行復(fù)雜系統(tǒng)的設(shè)計(jì)，則常規(guī)的方法是多種EDA工具協(xié)調(diào)工作，集各家之所長來完成設(shè)計(jì)流程。
上傳時(shí)間： 2013-11-19
上傳用戶：wxqman
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
