一種基于FPGA 實(shí)現(xiàn)的全并行結(jié)構(gòu)FFT 設(shè)計(jì)方法，采用全并行加流水結(jié)構(gòu), 可在一個(gè)時(shí)鐘節(jié)拍內(nèi)完成32 點(diǎn)FFT 運(yùn)算的功能, 設(shè)計(jì)最高運(yùn)算速度可達(dá)11ns
標(biāo)簽： FPGA FFT 并行 設(shè)計(jì)方法
上傳時(shí)間： 2013-08-16
上傳用戶：467368609
FPGA設(shè)計(jì)全流程：Modelsim>>Synplify.Pro>>ISE\\r\\n第一章 Modelsim編譯Xilinx庫\\r\\n第二章 調(diào)用Xilinx CORE-Generator\\r\\n第三章 使用Synplify.Pro綜合HDL和內(nèi)核\\r\\n第四章 綜合后的項(xiàng)目執(zhí)行\(zhòng)\r\\n第五章 不同類型結(jié)構(gòu)的仿真
標(biāo)簽： FPGA 流程
上傳時(shí)間： 2013-08-20
上傳用戶：cuibaigao
使用QUARTUS做FPGA開發(fā)全流程，適用于初學(xué)者
標(biāo)簽： QUARTUS FPGA 流程
上傳時(shí)間： 2013-08-21
上傳用戶：feifei0302
Xilinx的FPGA設(shè)計(jì)全流程
標(biāo)簽： Xilinx FPGA 流程
上傳時(shí)間： 2013-08-26
上傳用戶：as275944189
全是FPGA的例子 對(duì)大家應(yīng)該有好處 大家趕快下把 知識(shí)不等人
標(biāo)簽： FPGA 家
上傳時(shí)間： 2013-08-30
上傳用戶：lgd57115700
介紹了FPGA設(shè)計(jì)全流程\r\n和一些簡單的例子
上傳時(shí)間： 2013-09-03
上傳用戶：xiaowei314
Cadence基礎(chǔ)培訓(xùn)（全定制集成電路設(shè)計(jì)的整個(gè)流程）
標(biāo)簽： Cadence 基礎(chǔ)培訓(xùn) 定制 集成電路設(shè)計(jì)
上傳時(shí)間： 2013-09-05
上傳用戶：685
王浩全的：Protel DXP 電路設(shè)計(jì)與制版實(shí)用教程
標(biāo)簽： Protel DXP 電路設(shè)計(jì) 實(shí)用教程
上傳時(shí)間： 2013-09-11
上傳用戶：旗魚旗魚
很全的protel快捷鍵查詢 我覺得很實(shí)用就傳上來了 和大家一起學(xué)習(xí)使用
標(biāo)簽： protel 快捷鍵 查詢
上傳用戶：hasan2015
Protel PCB 轉(zhuǎn)SCH全攻略.本文以Protel 99Se提供的4 Port Serial Interface為例進(jìn)行說明\r\n
標(biāo)簽： Protel PCB SCH
上傳時(shí)間： 2013-09-14
上傳用戶：alan-ee
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
